系统实现计划：
1、首先是熟悉NetFPGA平台，并进行平台搭建，NetFPGA通过计算机的PCI接口与上位机进行数据交互和系统设置等工作；
2、根据NetFPGA的路由器功能对其进行硬件代码的编写和改进；
3、接下来是使用C语言编写网络行为记录器；
4、设计管理
系统实现计划：
1、首先是熟悉NetFPGA平台，并进行平台搭建，NetFPGA通过计算机的PCI接口与上位机进行数据交互和系统设置等工作；
2、根据NetFPGA的路由器功能对其进行硬件代码的编写和改进；
3、接下来是使用C语言编写网络行为记录器；
4、设计管理
Xilinx FPGA Artix-7 全系列（AD集成封装库），IntLib后缀文件，PCB封装带3D视图，拆分后文件为PcbLib+SchLib格式，Altium Designer原理图库+PCB
|
www.eeworm.com
Xilinx Synthesis & Simulation Design Guide
Xilinx Synthesis & Simulation Design Guide
www.eeworm.com
xilinx的时序约束实验
xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能
|