找到约 7,419 条结果
www.eeworm.com
本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以实现。
2023-06-11 16:00:14
下载 4
查看 5,284
www.eeworm.com
为了最大限度地提高谐波检测的速度，算法的实现采用并行的乘法运算单元结构和并行的存储分配方法；A/D采样控制电路、数字锁相环和基-4 FFT处理器等均用VHDL语言实现。
2023-06-12 00:20:04
下载 7
查看 4,444
www.eeworm.com
我们在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言进行了各个功能模块的设计。
2023-06-12 03:30:08
下载 2
查看 4,815
www.eeworm.com
利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA
2023-06-12 09:20:03
下载 1
查看 717
www.eeworm.com
给出了Qf'SK的调制解调框图、QPSK的SystemView系统仿真、VHDL程序进行调制解调，在OUARTUS上进行仿真。然后设计AD/DA输入输出电路，对短波数字信号进行调制解调。
2023-06-12 13:50:06
下载 4
查看 1,924
www.eeworm.com
显示屏的网络通信,还分析了RTL8019芯片的工作过程,编写了有关驱动代码.在第五章和第六章中阐述了LED显示屏显示原理和利用FPGA实现LED显示的驱动开发过程,利用占空比法实现LED显示屏的灰度显示,使用VHDL
2023-06-15 08:20:14
下载 5
查看 4,687
www.eeworm.com
在详细分析了VHDL语言和Verilog语言的特性后，选择Verilog HDL语言作为CPRI协议实现的开发工具。
2023-06-26 16:50:03
下载 16
查看 862
www.eeworm.com
根据FPGA的特点，对算法进行了优化，通过VHDL语言编写程序，最终取得了较满意的效果。
2023-06-27 16:30:13
下载 4
查看 9,614
www.eeworm.com
最后用VHDL语言对基带处理器中的核心部件数FFT部件进行了IP模块化设计。模块实现了标准化、参数化。不仅可以用在无线局域网系统中，同时也可以应用于其他采用OFDM技术的传输系统中。
2023-09-02 05:20:01
下载 9
查看 9,548
www.eeworm.com
包括硬件电路方案设计(包括模拟部分、数字部分以及其它硬件接口电路的设计)以及系统中可编程逻辑器件的硬件逻辑设计，采用VHDL语言对CPLD进行逻辑设计。
2023-09-11 23:20:02
下载 2
查看 4,529
www.eeworm.com
软件设计包括在Quartus II中用VHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在SOPC Builder中实现Nios II软核和外围IP核的定制和控制软件的设计。
2023-09-12 07:10:01
下载 4
查看 9,104
www.eeworm.com
在理论分析和仿真的基础上，论文设计了基于TMS320F2812 DSP的控制系统，并结合原理图介绍了各模块运行原理；重点分析了如何利用CPLD来实现时序控制的功能，并给出了VHDL设计的程序和仿真结果。
2023-09-21 17:10:01
下载 7
查看 1,127
www.eeworm.com
本文所设计的位置预估模块、SPWM模块和SVPWM模块是用VHDL语言描述，并经QUARTUS II软件编译、适配、布局布线和仿真后，最终在Altera的低成本系列FPGA(ACEXlK)上实现的；具有执行速度快
2023-09-24 01:40:01
下载 1
查看 8,484
www.eeworm.com
最后，运用VHDL语言在ISE10.1环境下完成了LDPC码基于二阶编码算法的编码器和基于最小和算法的译码器的FPGA设计。 @@ (3)论文通过对译码器结构的改进提高了译码器的性能和效率。
2023-09-26 15:50:01
下载 10
查看 458
www.eeworm.com
整个系统由超高速集成电路硬件描述语言(VHDL)进行代码设计，软件开发环境为Altera公司的Quartus II8.1。
2023-09-27 17:10:01
下载 10
查看 2,962
www.eeworm.com
在完成硬件设计时，论文采用EDA设计方法设计了算法在混合流水线结构下的加密单元模块/解密单元模块和密钥扩展单元模块，并使用硬件描述语言VHDL对系统进行描述，完成了AES加、解密系统在同一片FPGA中优化设计和实现
2023-09-28 04:40:01
下载 8
查看 3,067
www.eeworm.com
使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。
2023-09-28 06:40:01
下载 5
查看 8,942
www.eeworm.com
最后采用VHDL编写代码实现各个模块的功能，在Quartusll8.0开发集成环境中对各个模块一一进行了分析与语法检查、功能仿真、综合、布局布线、时序仿真、并下载到Cyclone系列的目标芯片EPIC12Q240C8
2023-09-29 21:20:01
下载 9
查看 9,832
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2023-09-30 07:40:01
下载 7
查看 9,151
www.eeworm.com
采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试
2023-09-30 17:30:02
下载 2
查看 5,507