找到约 7,690 条结果
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL硬件语言，后在QuartusⅡ
2023-10-02 18:50:01
下载 3
查看 5,694
www.eeworm.com
整个TTCM译码系统采用VHDL语言描述，在Quartus环境下逻辑综合。
2023-10-08 12:30:01
下载 3
查看 7,434
www.eeworm.com
整个TTCM译码系统采用VHDL语言描述，在Quartus环境下逻辑综合。
2024-01-05 01:10:01
下载 7
查看 9,615
www.eeworm.com
在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。
2024-01-11 17:30:01
下载 1
查看 7,187
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL硬件语言，后在QuartusⅡ
2024-05-06 12:20:01
下载 9
查看 2,193
www.eeworm.com
首先，利用FPGA对专用视频转换器SAA7111A进行控制，因为SAA7111A是采用I<'2>C总线控制的，本系统利用VHDL语言的描述在FPGA芯片中模拟了I<'2>C总线模块，从而完成了对SAA7111A
2013-06-01 11:00:02
下载 116
查看 1,135
www.eeworm.com
在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。
2013-04-24 16:38:21
下载 178
查看 1,205
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2013-04-24 16:38:22
下载 166
查看 1,166
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2013-04-24 16:38:37
下载 137
查看 1,120
www.eeworm.com
在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。
2023-09-26 21:20:01
下载 1
查看 2,957
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2023-10-04 02:50:01
下载 6
查看 3,365
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2024-03-21 09:40:01
下载 3
查看 2,571
www.eeworm.com
@@ 系统在Quartus II 5.0、Model Sim6.0软件平台下开发并在硬件上得到实现，达到预期效果。
2013-06-06 00:10:01
下载 55
查看 1,153
www.eeworm.com
使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ
2013-05-19 15:00:01
下载 41
查看 1,132
www.eeworm.com
使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ
2023-06-13 06:30:10
下载 5
查看 4,217
www.eeworm.com
最后对该结构采用Verilog HDL编码实现，并在Quartus II 5.0 平台上成功的进行仿真。
2023-06-16 04:10:12
下载 2
查看 6,797
www.eeworm.com
@@ 系统在Quartus II 5.0、Model Sim6.0软件平台下开发并在硬件上得到实现，达到预期效果。
2023-09-26 09:20:01
下载 8
查看 9,202
www.eeworm.com
在开发过程中，采用基于Verilog的模块化设计方法和基于IP核设计的方法，利用Quartus II和Modelsim SE仿真工具，实现仿真和时序验证。
2023-09-29 03:20:01
下载 6
查看 405
www.eeworm.com
最后，应用Modelsim和Quartus Ⅱ等设计工具，对设计的电路逻辑进行了仿真与验证。测试结果表明：FPGA实现的该DCT域图像水印算法是可行的，并达到了速度与面积的平衡。
2023-10-01 04:40:02
下载 9
查看 4,334
www.eeworm.com
使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ
2023-10-08 11:20:01
下载 4
查看 3,612