找到约 7,419 条结果
www.eeworm.com
硬件电路上，系统设计了三块电路板：FPGA核心处理板、图像采集卡、图像显示卡，其中通过I2C总线对采集卡的工作模式进行配置，在采集模块控制下，将采集到的图像数据存储到SDRAM；根据VGA显示原理及其时序关系
2023-09-24 13:50:01
下载 10
查看 2,456
www.eeworm.com
硬件电路上，系统设计了三块电路板：FPGA核心处理板、图像采集卡、图像显示卡，其中通过I2C总线对采集卡的工作模式进行配置，在采集模块控制下，将采集到的图像数据存储到SDRAM；根据VGA显示原理及其时序关系
2023-09-26 06:50:01
下载 9
查看 1,808
www.eeworm.com
针对图像声纳系统数据率高的特点，硬件同上端PC机的接口采用了PCI局部总线设计，此外还在处理板上设置了两片SDRAM，以乒乓操作的形式保证了图像数据流的连续、实时性。
2023-09-28 06:10:01
下载 7
查看 8,818
www.eeworm.com
HLRESP(Honeycomb一1ikeRapidEmbeddedPrototypingSystemP1atform)，该平台提供了多种模块，包括FPGA控制模块(cyclone，cycloneII两类)、Sdram
2023-10-12 20:40:01
下载 10
查看 6,226
www.eeworm.com
选用了16M FLASH和32M SDRAM等芯片作为主要的外围电路，扩展了10M/100M以太网接口、USB2.0接口和RS232串口等通用的接口。用Protel DXP设计了PCB图。
2023-12-22 08:00:01
下载 10
查看 6,036
www.eeworm.com
其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz
2023-06-12 04:00:04
下载 3
查看 9,820
www.eeworm.com
本文首先介绍了矩阵运算的特点和原理，接着讨论了FPGA浮点运算单元的VHDL设计方法，在此基础上，设计了矩阵相乘累加、三角矩阵求逆和一般矩阵分解求逆的运算模块，给出矩阵阶数扩大时各种矩阵运算的分块实现方法
2013-06-08 10:10:01
下载 131
查看 1,210
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2013-06-08 23:00:02
下载 38
查看 1,270
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2013-06-04 17:50:01
下载 29
查看 1,094
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2013-05-16 19:20:01
下载 169
查看 1,113
www.eeworm.com
本文的主要工作有：1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码；2)采用更高效的RiBM算法，不仅减少了逻辑单元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL
2013-04-24 16:38:33
下载 109
查看 1,149
www.eeworm.com
软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求
2013-07-18 09:00:01
下载 191
查看 1,127
www.eeworm.com
本文首先介绍了矩阵运算的特点和原理，接着讨论了FPGA浮点运算单元的VHDL设计方法，在此基础上，设计了矩阵相乘累加、三角矩阵求逆和一般矩阵分解求逆的运算模块，给出矩阵阶数扩大时各种矩阵运算的分块实现方法
2013-07-20 06:00:02
下载 78
查看 1,148
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2013-07-07 15:10:02
下载 188
查看 1,091
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2013-04-24 16:38:38
下载 160
查看 1,100
www.eeworm.com
具体内容包括：eda开发概述、altera quartus ii开发流程、altera quartus ii开发向导、vhdl语言、基本逻辑电路设计、宏模块、lpm函数应用、基于fpga的dsp开发设计
2013-10-29 15:56:01
下载 40
查看 1,367
www.eeworm.com
具体内容包括：eda开发概述、altera quartus ii开发流程、altera quartus ii开发向导、vhdl语言、基本逻辑电路设计、宏模块、lpm函数应用、基于fpga的dsp开发设计
2015-01-01 20:09:01
下载 196
查看 1,078
www.eeworm.com
最后，利用VHDL语言在复杂可编 程逻辑器件(CPLD)上完成了LDPC码编码器的硬件实现。
2022-09-20 23:30:02
下载 6
查看 1,871
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2023-06-09 22:30:03
下载 7
查看 5,476
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2023-06-10 12:00:14
下载 10
查看 8,069