找到约 7,690 条结果
www.eeworm.com
然后着重研究了FPGA的设计方法和设计流程，在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言编程和原理图两种设计技术进行了ⅡR滤波器的各个功能模块的设计，采用EPlCl2Q240
2013-06-20 08:20:01
下载 152
查看 1,143
www.eeworm.com
中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL
2013-05-16 15:00:01
下载 196
查看 1,102
www.eeworm.com
本文采用了此设计方法，通过把系统模块化，对各个子模块分别用VHDL硬件描述语言进行描述，并基于QUARTUS II软件开发平台进行综合和仿真，直到达到研究设计要求。
2013-04-24 16:38:43
下载 118
查看 1,119
www.eeworm.com
本文采用了此设计方法，通过把系统模块化，对各个子模块分别用VHDL硬件描述语言进行描述，并基于QUARTUS II软件开发平台进行综合和仿真，直到达到研究设计要求。
2023-05-29 02:50:03
下载 7
查看 1,751
www.eeworm.com
软件设计包括在Quartus II中用VHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在SOPC Builder中实现Nios II软核和外围IP核的定制和控制软件的设计。
2023-09-12 07:10:01
下载 4
查看 9,104
www.eeworm.com
本文所设计的位置预估模块、SPWM模块和SVPWM模块是用VHDL语言描述，并经QUARTUS II软件编译、适配、布局布线和仿真后，最终在Altera的低成本系列FPGA(ACEXlK)上实现的；具有执行速度快
2023-09-24 01:40:01
下载 1
查看 8,484
www.eeworm.com
整个系统由超高速集成电路硬件描述语言(VHDL)进行代码设计，软件开发环境为Altera公司的Quartus II8.1。
2023-09-27 17:10:01
下载 10
查看 2,962
www.eeworm.com
在完成硬件设计时，论文采用EDA设计方法设计了算法在混合流水线结构下的加密单元模块/解密单元模块和密钥扩展单元模块，并使用硬件描述语言VHDL对系统进行描述，完成了AES加、解密系统在同一片FPGA中优化设计和实现
2023-09-28 04:40:01
下载 8
查看 3,067
www.eeworm.com
在Quartus Ⅱ开发环境下，使用Altera公司FPGA芯片，采用VHDL，语言设计并实现了上述模块。
2023-10-01 05:30:01
下载 10
查看 3,948
www.eeworm.com
然后着重研究了FPGA的设计方法和设计流程，在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言编程和原理图两种设计技术进行了ⅡR滤波器的各个功能模块的设计，采用EPlCl2Q240
2023-10-31 22:40:01
下载 3
查看 1,997
www.eeworm.com
中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL
2024-01-03 05:20:02
下载 4
查看 2,134
www.eeworm.com
在QuartusⅡ6.0设计环境下，使用VHDL硬件描述语言和基于FPGA的EDA设计方法，采用RISC和CISC相结合的思想设计出了可穿戴医护系统处理器。
2024-04-25 20:40:02
下载 3
查看 5,705
www.eeworm.com
定点或浮点运算数据格式、采样点数、硬件实现结构等各方面的讨论，最终决定用按频率抽取的基-2FFT算法，采用顺序处理结构，以Altera公司CYCLONEⅡ系列中的EP2C7OF672C6FPGA芯片为硬件平台，以QuartusⅡ8.0
2024-06-03 09:30:01
下载 7
查看 7,035
www.eeworm.com
Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。
2013-05-30 03:40:02
下载 190
查看 1,092
www.eeworm.com
摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶\r\n层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。
2013-08-09 02:00:01
下载 134
查看 1,132
www.eeworm.com
最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。
2013-09-04 07:00:01
下载 51
查看 1,060
www.eeworm.com
介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片操作简单、体积小、功耗低、可靠性高,极具实用价值。
2013-11-02 05:20:01
下载 188
查看 1,280
www.eeworm.com
1/100S计时器常用于比赛中及各种要求较精确的各领域，如果是中小规模集成电路也可以实现这个功能的，但是这个系统的体积较大可操作性差，所以这次使用VHDL语言和硬件相结合制作一个计时器。
2013-11-21 23:04:01
下载 38
查看 1,094
www.eeworm.com
介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片操作简单、体积小、功耗低、可靠性高,极具实用价值。
2014-01-02 14:20:09
下载 126
查看 1,074
www.eeworm.com
最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。
2015-05-16 00:53:01
下载 176
查看 1,059