找到约 7,690 条结果
www.eeworm.com
Altera公司推出的Nios Ⅱ嵌入式软核处理器,提出一种具有常规DSP处理器功能的Nios Ⅱ系统SOPC解决方案;利用Nios Ⅱ可自定义指令的特点,通过Matlab和DSP Builder或直接用VHDL
2024-08-13 15:20:01
下载 9
查看 4,471
www.eeworm.com
领域内的一种基本运算,应用极为广泛,对乘法运算基于FPGA的实现结构进行研究具有重要意义.本文分析乘法运算的特点,给出了几种适应FPGA实现的乘法器结构.并在Xilinx公司的ISE 4.1i软件环境下,采用VHDL
2024-08-17 07:30:01
下载 4
查看 1,830
www.eeworm.com
·摘要： 本文提出了一种以SD(Singed-Digit)数表示的求和计算方法,克服了传统的二进制数表示求和过程中产生的进位对运算速度的限制.并在此基础上应用硬件描述语言(VHDL)设计实现了基于可编程逻辑器件
2024-10-03 20:50:01
下载 6
查看 9,205
www.eeworm.com
通过这份详尽的工程实例，您可以学习到如何利用VHDL或Verilog语言实现基本逻辑功能，并掌握FPGA开发流程中的关键步骤。无论是作为教学材料还是项目参考都非常合适。
2025-12-02 14:49:11
下载 2
查看 82
www.eeworm.com
通过学习此例程，您可以深入了解如何利用硬件描述语言（如VHDL或Verilog）来构建高效的数据处理单元，特别适合于嵌入式系统开发、数字信号处理等领域。
2025-12-02 17:03:45
下载 2
查看 53
www.eeworm.com
通过此例程，您可以深入了解如何使用Verilog或VHDL语言来设计高效的循环码编码器，这对于提高数字信号处理系统的可靠性至关重要。无论是初学者还是有经验的工程师，都能从中受益匪浅。
2025-12-02 17:07:22
下载 2
查看 95
www.eeworm.com
的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL
2013-06-08 09:50:02
下载 189
查看 1,085
www.eeworm.com
鉴于采用硬件描述语言VHDL进行设计输入的优点，首先给出了基于VHDL的一种系统循环码编码器、译码器，以及m序列发生器的实现办法，并进行性能仿真与分析。
2023-10-01 03:10:01
下载 3
查看 938
www.eeworm.com
的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL
2024-01-14 19:20:01
下载 1
查看 5,552
www.eeworm.com
鉴于采用硬件描述语言VHDL进行设计输入的优点，首先给出了基于VHDL的一种系统循环码编码器、译码器，以及m序列发生器的实现办法，并进行性能仿真与分析。
2024-04-08 20:00:02
下载 3
查看 2,079
www.eeworm.com
全书共分为3篇22章，第1篇为基础知识篇，简要介绍了CPLD/FPGA硬件结构知识、VHDL硬件编程语言、Verilog与SystemC编程、常用开发工具；第2篇为常用模块设计实例篇，通过14个模块设计实例
2013-06-02 05:50:01
下载 123
查看 1,219
www.eeworm.com
该工具的HDL版本可帮助门级设计师们学习用Verilog和VHDL设计。最新版本的Visual Elite可帮助硬件设计师们和C/C++编程者迅速使用SystemC语言创建系统。
2013-04-24 16:38:40
下载 182
查看 1,153
www.eeworm.com
系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
2013-10-30 04:08:01
下载 35
查看 1,073
www.eeworm.com
系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
2013-11-25 00:04:01
下载 165
查看 1,090
www.eeworm.com
编写VHDL的构思:
外部接口包括: a. INPUT脚 : CLK , R3～R0.
b. OUTPUT脚 : C3～C0 , DATA3～DATA0(辨别出的按键值).
2015-04-09 20:16:01
下载 98
查看 1,087
www.eeworm.com
然后根据两系统的改进方案，分别设计其数据子系统和控制子系统，并画出实现的电原理图，其中部分模块用VHDL语言实现。
2014-12-22 15:11:02
下载 79
查看 1,089
www.eeworm.com
使用QuartusII6.0编译仿真通过，语言使用的是VHDL，可以方便的移植到其他的平台上面。
2016-07-07 20:56:02
下载 45
查看 1,074
www.eeworm.com
论题涉及了数字系统技术的各个方面，如：数制、编码、布尔代数、逻辑门、组合逻辑设计、时序电路、VHDL基本概念、VLSI设计基本概念、CMOS逻辑电路和硅芯片、存储器部件、计算机原理和计算机体系结构基础知识等等
2013-12-26 12:33:07
下载 90
查看 1,091
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
2022-10-17 22:10:02
下载 9
查看 3,397
www.eeworm.com
该工具的HDL版本可帮助门级设计师们学习用Verilog和VHDL设计。最新版本的Visual Elite可帮助硬件设计师们和C/C++编程者迅速使用SystemC语言创建系统。
2023-06-06 16:20:31
下载 5
查看 5,237