找到约 7,690 条结果
www.eeworm.com
我又是通过这代码来“引玉”，相信看过我编写的黑白棋源代码的人应该知道“引玉”是什么意思。
2015-11-04 10:29:01
下载 56
查看 1,080
www.eeworm.com
这是什么原因呢？[第一段]
2023-05-26 01:00:02
下载 8
查看 4,738
www.eeworm.com
基于直接数字频率合成（DDS）技术，介绍NCO工作原理，基于FPGA实现NCO，关键是相位累加器与波形存储器两个模块的设计，并利用QUARTUS对设计结果进行编译仿真。
2024-09-22 23:00:02
下载 2
查看 2,947
www.eeworm.com
Thereference design includes the RTL VHDL implementation of an efficient sorting algorithm.
2013-12-14 04:22:03
下载 51
查看 1,069
www.eeworm.com
本书的)4一个持色是从FPGA设计的角度出发．别祈了vHD巳语法的特点以及它们的正
确使用方沈，将初学者在运用vHDL语吉进行FPrjA设计中会遇到的疑惑，— 点拨清楚。
2013-12-23 06:52:16
下载 99
查看 1,083
www.eeworm.com
此计时器是用一块专用的芯片，用VHDL语言描述的。它除开关、时钟和显示功能以外，它还包括1/100s计时器所有的控制和定时功能，其体积小，携带方便。
2013-12-23 19:42:13
下载 35
查看 1,086
www.eeworm.com
This is a simple design done entirely VHDL not microblaze.
2014-05-29 12:59:02
下载 137
查看 1,102
www.eeworm.com
状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入WRITE_MASK的函数.本程序基于VHDL
2013-12-30 01:36:02
下载 189
查看 1,267
www.eeworm.com
采用VHDL语言有效设计和实现DCT变换，分析与仿真结果表明：与软件实现相比，用FPGA实现水印算法具有高速实时处理的优点。因此，该设计是一种很有吸引力的硬件实现解决方案。
2024-09-12 15:10:02
下载 4
查看 4,259
www.eeworm.com
车租车计费系统的设计，采用VHDL描述语言设计，费用的计算是按行驶里程收费，设出租车的起价为5.00元，当里程小于3km时，按起价计算收费；当里程大于3km时每公里按1.3元计费。
2025-06-06 05:20:01
下载 2
查看 8,115
www.eeworm.com
此文件是一个自己设计的65x256的CAM VHDL和Verilog源文件，用于存放MAC地址和IP地址的查找表。修改内部参数可以实现不同宽度和深度的查找表。
2025-12-18 14:48:09
下载 2
查看 85
www.eeworm.com
此资源采用VHDL语言实现，专为EDA设计的七段数码管控制接口。基于现代数字电路设计标准，该程序提供了高效且灵活的显示控制方案，适用于多种应用场景，如计数器和时钟显示等。
2025-12-22 14:02:18
下载 1
查看 77
www.eeworm.com
不
同厂商的MSO 之间的差别是什么?
2013-04-24 16:38:34
下载 166
查看 1,094
www.eeworm.com
不
同厂商的MSO 之间的差别是什么?
2023-06-14 19:20:11
下载 5
查看 6,360
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2013-06-04 17:50:01
下载 29
查看 1,094
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2013-05-16 19:20:01
下载 169
查看 1,113
www.eeworm.com
软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求
2013-07-18 09:00:01
下载 191
查看 1,127
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2023-09-23 23:00:02
下载 5
查看 4,800
www.eeworm.com
软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求
2023-10-09 06:30:02
下载 1
查看 872
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2023-11-01 08:40:02
下载 10
查看 3,386