找到约 8,857 条结果
www.eeworm.com
experiment--experiment cerification of a data reduction scheme with a prototypical dc squid Readout system
2024-10-27 22:20:01
下载 6
查看 5,792
www.eeworm.com
to meet the needs of mine produce safety，a kind of intellignet mine ambient monotoring and control system
2013-11-10 02:20:01
下载 60
查看 1,090
www.eeworm.com
在Tools->In system programming 里Programmer Interface中选中STK500。— 选择STK500下载方式。
2013-11-17 04:04:01
下载 78
查看 1,152
www.eeworm.com
Put forward a design scheme of intelligent express sorting control system based on STM32F103.
2023-09-15 11:20:01
下载 10
查看 3,979
www.eeworm.com
speed of the speed on many occasions in engineering practice,a photoelectric sensor speed measurement system
2023-09-19 21:30:02
下载 3
查看 3,284
www.eeworm.com
This paper designs a detection system that can automatically detect whether the passenger car
2023-09-20 20:30:01
下载 2
查看 2,788
www.eeworm.com
This paper integrates computer technology, mobile platform development technology and green lighting system
2023-09-29 04:10:01
下载 10
查看 3,533
www.eeworm.com
device,such as single function,low integration and low detection efficiency,an integrated detection system
2023-10-09 04:00:02
下载 1
查看 9,182
www.eeworm.com
This paper mainly introduces the automatic dispensing machine control system design.It takes the
2023-10-13 10:40:01
下载 4
查看 2,415
www.eeworm.com
由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序.
2014-12-06 00:07:01
下载 110
查看 1,050
www.eeworm.com
32位除法器
被除数和除数均为16位整数，16位小数
商为32位整数，16位小数
余数为16位整数，16位小数
Verilog HDL 代码
2014-02-19 19:00:14
下载 27
查看 1,321
www.eeworm.com
这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
2014-05-23 17:00:11
下载 115
查看 1,111
www.eeworm.com
这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
2013-12-06 03:23:04
下载 176
查看 1,066
www.eeworm.com
这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
2013-12-31 13:54:08
下载 174
查看 1,105
www.eeworm.com
这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
2016-08-30 10:37:02
下载 65
查看 1,089
www.eeworm.com
华为,大规模逻辑设计指导书,规格详细，包括：VHDL编写规范，Verilog编写规范，asic设计方法，同步电路设计规则，vhdl电路设计，代码可重用设计，
2016-10-01 20:43:02
下载 168
查看 1,081
www.eeworm.com
此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA，适合于FPGA及Verilog HDL的初学者，配套EasyFPGA030开发套件。
2017-06-01 20:40:01
下载 174
查看 1,091
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL与数字电路设计 492页 7.0M.pdf
2023-05-01 22:40:05
下载 4
查看 5,248
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->混合信号系统的VHDL-AMS 建模与仿真分析.pdf
2023-05-10 18:00:02
下载 4
查看 2,224
www.eeworm.com
数字设计中需要CRC验证，而写代码的人一般不清楚运算出来的crc为多少，该软件可以核对你写的verilog是否正确
2025-04-26 00:20:01
下载 1
查看 3,296