找到约 6,633 条结果
www.eeworm.com
然后着重研究了FPGA的设计方法和设计流程，在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言编程和原理图两种设计技术进行了ⅡR滤波器的各个功能模块的设计，采用EPlCl2Q240
2023-10-31 22:40:01
下载 3
查看 1,997
www.eeworm.com
最后用VHDL语言对基带处理器中的核心部件数FFT部件进行了IP模块化设计。模块实现了标准化、参数化。不仅可以用在无线局域网系统中，同时也可以应用于其他采用OFDM技术的传输系统中。
2023-11-01 00:10:02
下载 2
查看 1,881
www.eeworm.com
使用Altera公司的ACEX1K系列FPGA，整个系统由VHDL语言编程，开发软件为MAX+PLUSⅡ。
2023-11-01 21:50:01
下载 8
查看 3,453
www.eeworm.com
中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL
2024-01-03 05:20:02
下载 4
查看 2,134
www.eeworm.com
其软件和硬件对计算环境的适应性强,性能稳定,密钥建立时间优良,密钥灵活性强.存储需求量低,即使在空间有限的环境使用也具备良好的性能.在分析高级加密标准算法原理的基础上,描述了圈变换及密钥扩展的详细编制原理,用硬件描述语言(VHDL
2024-01-22 09:10:01
下载 9
查看 6,207
www.eeworm.com
"单片机+CPLD/FPGA体系结构"的集成化设计方案:①在CPLD中实现信号音分频和计时频率生成电路、20路用户LED状态控制电路;②CPLD与单片机以总线接口方式实现译码、数据和控制信号锁存功能的VHDL
2024-01-29 15:10:01
下载 7
查看 3,589
www.eeworm.com
文章给出了各个模块的具体建模与设计，系统采用的是FPGA技术来实现数据采集和信号处理，采用VHDL实现了数字复接器和分接器、编解码器、调制与解调模块的建模与设计。
2024-01-31 18:20:01
下载 5
查看 6,645
www.eeworm.com
基于这种混沌变形DES算法，提出了以现场可编程门阵列(FPGA)为平台的硬件设计实现方案，依据自顶向下的模块设计方法，根据其特有硬件结构，采用硬件描述语言(VHDL)完成了整个系统的设计，通过了仿真与适配
2024-02-19 06:30:01
下载 2
查看 8,770
www.eeworm.com
在详细分析了VHDL语言和Verilog语言的特性后，选择Verilog HDL语言作为CPRI协议实现的开发工具。
2024-02-19 19:00:01
下载 1
查看 5,571
www.eeworm.com
在系统设计的过程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2为核心，利用开发工具MAX+PLUSⅡ并结合硬件描述语言VHDL设计了一种频率、相位、幅度、谐波比例可调的谐波信号发生器
2024-02-20 18:10:01
下载 7
查看 5,839
www.eeworm.com
文章的最后，结合系统设计给出几种VHDL优化方法，主要围绕系统的速度、结构和面积等问题展开讨论。
2024-03-04 02:30:02
下载 7
查看 5,993
www.eeworm.com
利用硬件描述语言VHDL和Altera公司高性能的EDA设计平台QuartusII5.0，采用Altera公司型号为EP2C8Q208C8的FPGA芯片，设计了数据采集系统的核心控制硬件和软件，完成了从模块划分
2024-03-09 00:40:02
下载 6
查看 962
www.eeworm.com
其硬件平台的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自顶向下的设计方法构造图像增强处理功能模块，利用硬件描述语言vHDL对图像增强模块进行电路描述，并进行设计优化
2024-03-10 12:50:01
下载 7
查看 9,366
www.eeworm.com
通过Link for Modelsim工具，实现MATAB与Modelsim之间对VHDL代码的联合仿真测试，通过在线逻辑分析工具ChipScope，完成系统的片上测试，并分析系统的性能，证明系统的可实用性
2024-03-13 08:40:01
下载 1
查看 8,091
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2024-03-18 17:20:01
下载 7
查看 5,593
www.eeworm.com
采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试
2024-04-02 16:10:01
下载 10
查看 857
www.eeworm.com
提出了以现场可编程门阵列 (Field Programmable Gate Array，FPGA)为平台的硬件设计实现方案，采用硬件描述语言 (VHSIC Hardware DescriptionLanguage，VHDL
2024-04-05 13:40:01
下载 1
查看 5,005
www.eeworm.com
在QuartusⅡ6.0设计环境下，使用VHDL硬件描述语言和基于FPGA的EDA设计方法，采用RISC和CISC相结合的思想设计出了可穿戴医护系统处理器。
2024-04-25 20:40:02
下载 3
查看 5,705
www.eeworm.com
基于VHDL描述语言的设计在Xilinx ISE7.0下综合通过，并在ModelSim6.0d上进行功能仿真。结果表明，该设计满足了FPGA结构的实时性要求。
2024-05-28 12:30:01
下载 8
查看 6,948
www.eeworm.com
硬件实现结构等各方面的讨论，最终决定用按频率抽取的基-2FFT算法，采用顺序处理结构，以Altera公司CYCLONEⅡ系列中的EP2C7OF672C6FPGA芯片为硬件平台，以QuartusⅡ8.0为软件平台，利用VHDL
2024-06-03 09:30:01
下载 7
查看 7,035