找到约 7,419 条结果
www.eeworm.com

MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入

状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入WRITE_MASK的函数.本程序基于VHDL
2013-12-30 01:36:02 下载 189 查看 1,267
www.eeworm.com

DCT域数字水印算法的FPGA实现

采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。
2024-09-12 15:10:02 下载 4 查看 4,259
www.eeworm.com

出租车计费器

车租车计费系统的设计,采用VHDL描述语言设计,费用的计算是按行驶里程收费,设出租车的起价为5.00元,当里程小于3km时,按起价计算收费;当里程大于3km时每公里按1.3元计费。
2025-06-06 05:20:01 下载 2 查看 8,115
www.eeworm.com

Altera CAM

此文件是一个自己设计的65x256的CAM VHDL和Verilog源文件,用于存放MAC地址和IP地址的查找表。修改内部参数可以实现不同宽度和深度的查找表。
2025-12-18 14:48:09 下载 2 查看 85
www.eeworm.com

EDA七段数码管控制接口

此资源采用VHDL语言实现,专为EDA设计的七段数码管控制接口。基于现代数字电路设计标准,该程序提供了高效且灵活的显示控制方案,适用于多种应用场景,如计数器和时钟显示等。
2025-12-22 14:02:18 下载 1 查看 77
www.eeworm.com

JESD79-5 DDR5 Spec

JESD DDR Spec

DDR5 SDRAM的主要特性是芯片容量,而不仅仅是更高的性能和更低的功耗。

2022-02-02 22:00:01 下载 61 查看 10,178
www.eeworm.com

深入了解数字示波器死区时间及其影响

不 同厂商的MSO 之间的差别是什么?
2013-04-24 16:38:34 下载 166 查看 1,094
www.eeworm.com

深入了解数字示波器死区时间及其影响

不 同厂商的MSO 之间的差别是什么?
2023-06-14 19:20:11 下载 5 查看 6,360
www.eeworm.com

基于FPGA的实用电子称

以现场可编程门阵列FPGA为核心控制部件,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡE系列的XC2S100E芯片上编程实现;系统的硬件部分包括FPGA最小系统板,数据采集、人机交互界面三大部分
2024-04-18 03:00:01 下载 8 查看 8,774
www.eeworm.com

基于FPGA的栈空间管理器的研究和设计

采用VHDL硬件语言,在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成,主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。
2014-12-28 20:35:02 下载 113 查看 1,084
www.eeworm.com

基于FPGA的栈空间管理器的研究和设计

采用VHDL硬件语言,在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成,主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。
2013-11-08 15:40:01 下载 44 查看 1,095
www.eeworm.com

 The purpose of this lab is to introduce the concept of FSMs with a datapath, and to stud

methodology by assuming that the students are part of a bigger project, and have no knowledge of VHDL-implementation
2014-01-24 06:01:16 下载 84 查看 1,146
www.eeworm.com

MAX+PLUSII软件是一个功能强大

MAX+PLUSII软件是一个功能强大,容易使用的软件包,它可以以图 形方式、文字输入方式(AHDL、VHDL和VERILOG)和波形方式输入设计文 件,可以编译并形成各种能够下装到EPROM和各种
2013-12-05 13:56:01 下载 142 查看 1,059
www.eeworm.com

利用EDA工具MAX-PlusII的VDHL输入法

利用EDA工具MAX-PlusII的VDHL输入法,输入VHDL程序,实现2位计数器,在七段译码器上以十进制显示:0、1、2、3、0、...。时钟信号使用83管脚。
2014-01-25 15:20:01 下载 76 查看 1,143
www.eeworm.com

quartuscpu

quartus;vhdl 2015-12-25 22:34:48 下载 1 查看 39
www.eeworm.com

基于CPLD的增量式编码器接口电路设计

给出了相关VHDL源代码、顶层连接图以及时序仿真结果,能应用于角度测量、位移测量、高度测量等,在控制领域也有广泛应用价值.
2023-06-05 23:00:07 下载 3 查看 4,167
www.eeworm.com

基于FPGA的伪随机序列发生器设计

文中给出了以Altera的QuartusⅡ为开发平台, 并用VHDL语言实现的m序列的仿真波形.
2025-11-13 21:50:31 下载 6 查看 298
www.eeworm.com

基于FPGA的红外图像预处理系统

(6)阐述了I2C总线标准,使用I2C总线对SAA7115视频图像处理芯片的控制,对模拟的红外图像采集、量化成数字图像信号;由于采用SDRAM进行数据的存储,所以针对数据的存储及读取方式设计了SDRAM
2013-07-12 15:30:01 下载 87 查看 1,107
www.eeworm.com

基于FPGA的红外图像预处理系统的研究与设计.rar

(6)阐述了I2C总线标准,使用I2C总线对SAA7115视频图像处理芯片的控制,对模拟的红外图像采集、量化成数字图像信号;由于采用SDRAM进行数据的存储,所以针对数据的存储及读取方式设计了SDRAM
2023-10-01 21:50:01 下载 5 查看 4,048
www.eeworm.com

基于FPGA的玻璃缺陷图像采集预处理系统设计.rar

其中图像传感器OV9121在FPGA控制下负责图像采集,两片SDRAM作为视频图像的缓存,采样控制和滤波算法在FPGA内部实现。
2023-10-05 03:10:01 下载 4 查看 524
‹ 上一页 1 ... 309 310 311 312 313 314 315 316 317 318 319 ... 371 下一页 ›