找到约 10,000 条结果
www.eeworm.com

可以在jsp页面实现批量上传下载

可以在jsp页面实现批量上传下载,下载含中文的文件时不再出现乱码
2016-01-26 20:46:02 下载 120 查看 1,061
www.eeworm.com

这是一个片flash的驱动程序

这是一个片flash的驱动程序,包括最接近底层的寄存器操作和str710的板子初始化的代码,相当详细。
2016-03-16 20:07:01 下载 139 查看 1,070
www.eeworm.com

* 算法描述: 分段 -> 段排序 -> 归约结果。 * 1

* 算法描述: 分段 -> 段排序 -> 归约结果。 * 1,根进程读取输入,将元素个数广播给各个进程。 * 2,然后各进程计算段长度和段偏移。
2013-12-20 10:27:13 下载 130 查看 1,081
www.eeworm.com

似于WINDOWS的画比工具的VB程序

似于WINDOWS的画比工具的VB程序
2016-06-23 10:00:02 下载 116 查看 1,078
www.eeworm.com

 存 的 申 请 与 释 放 简单的程序

 存 的 申 请 与 释 放 简单的程序
2016-06-24 10:44:01 下载 120 查看 1,031
www.eeworm.com

KEY 的扫描电路.在89S51使用

KEY 的扫描电路.在89S51使用
2013-12-14 21:40:02 下载 158 查看 1,067
www.eeworm.com

执 行 部 排 序 的 强 大 功 能

执 行 部 排 序 的 强 大 功 能
2013-12-20 15:19:08 下载 91 查看 1,048
www.eeworm.com

利用80C196片的A/D转换模块

利用80C196片的A/D转换模块,进行A/D转换实验,模拟量输入选用板提供的电位器,改变电位器值,观察AX寄存器中每次转换结果。将高8位AD结果用8255的PA口输出到LED灯上。
2013-12-26 08:03:07 下载 181 查看 1,082
www.eeworm.com

BPF作用是使某频段的有用信号通过

BPF作用是使某频段的有用信号通过,而高于或低于此频段的信号将被衰减。
2016-08-25 10:58:01 下载 170 查看 1,199
www.eeworm.com

将演示数据先写入24C04芯片

将演示数据先写入24C04芯片,再将其数据逐个读出送P0口LED显示。
2016-10-04 00:03:02 下载 152 查看 1,037
www.eeworm.com

TLV算法实现数据压缩解压源码(附测试)

TLV算法实现数据压缩解压源码(附测试)
2013-12-19 09:40:05 下载 77 查看 1,081
www.eeworm.com

实现c8051f310的片flash读写

实现c8051f310的片flash读写
2016-12-15 20:28:02 下载 22 查看 1,091
www.eeworm.com

在FPGA实现mc8051内核的技术文档

在FPGA实现mc8051内核的技术文档,具有很好的参考价值。
2014-11-12 22:45:02 下载 158 查看 1,097
www.eeworm.com

在C8051F120移植uCOS-II

在C8051F120移植uCOS-II,可运行。绝对可用。
2013-12-13 03:13:01 下载 177 查看 1,067
www.eeworm.com

CC2430 基础实验十 片温度的实验

CC2430 基础实验十 片温度的实验
2013-12-29 21:33:06 下载 190 查看 1,049
www.eeworm.com

系统响应的MATLAB分析程序 附多个源代码

系统响应的MATLAB分析程序 附多个源代码,可作学习参考
2017-07-25 10:18:02 下载 134 查看 1,184
www.eeworm.com

基于H.264的无再损帧编码

摘 要:为了在改进的H.264 上实现无再损帧编码,该文提出了一种新的基于整数线性规划的优化clip 算法及

改进算法,解决了H.264 多次编码中由当前clip 模块和帧预测运算引入的视频畸变问题

2023-09-02 18:10:01 下载 4 查看 3,687
www.eeworm.com

FPGA,通过Verilog语言实现冒泡法数据排序

FPGA,通过Verilog语言实现冒泡法数据排序

2023-09-12 01:50:01 下载 9 查看 5,200

www.eeworm.com

FPGA全数字延时锁相环的设计.rar

目前,为了消除FPGA芯片的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。
2023-09-27 19:00:01 下载 5 查看 7,179
www.eeworm.com

喷旋分解炉煤粉燃烧的数值模拟

采用Eulerian/Lagrangian 方法对喷旋水泥分解炉炉的流动、传热及燃烧进行了数值模拟。计算了分解炉内流场、温度场和组分场的分布。模拟结果表明:炉膛下部空间存在旋转流场,从下至上旋转强度
2023-10-17 02:00:01 下载 6 查看 2,815
‹ 上一页 1 ... 25 26 27 28 29 30 31 32 33 34 35 ... 500 下一页 ›