找到约 6,724 条结果
www.eeworm.com

KEIL环境下设置程序在RAM中调试运行详解

AD_Demo 这个程序为例重新建一个Arm_Uart0_AD_Demo 这个例程

保存名字为:

Arm_Uart0_AD_Demo

选择芯片:LPC2142(看看你的是什么芯片就选什么

2022-07-22 10:20:02 下载 1 查看 5,026
www.eeworm.com

vxWorksIP路由器的开发

vxWorksIP路由器的开发

宽 带上网已经不是什么新鲜事情,人们对相关的网络器件已经不再陌生,比如说常见的路由器。

2022-08-15 04:30:01 下载 5 查看 6,299
www.eeworm.com

FPGA入门:查找表和触发器

究竟是什么让FPGA与微控制器如此不同而又如此多样化?本文继续探索FPGA,重点关注触发器和查找表(LUT)在逻辑块中的作用。

FPGA内部的基本构建模块是触发器和查找表(LUT)。

2022-09-10 00:40:02 下载 8 查看 816
www.eeworm.com

protel99se简明教程

Protel99 容易使用的特性就是新的“这是什么”帮助。按下 任何对话框右上角的小问号,然后选择你所要的信息。
2023-05-05 17:00:03 下载 1 查看 2,332
www.eeworm.com

RS-485串行总线接口标准以差分平衡方式传输信号

8044芯片内部集成了SDLC,HDLC等通信协议,并且集成了相应的硬件电路,通过硬件电路和标准协议的配合,使系统的通讯准确、可靠、快速。
2013-11-26 03:17:01 下载 36 查看 1,213
www.eeworm.com

Active HDL 9.1

Active-HDL是集成VHDL,Verilog,EDIF,System C开发环境美国、内华达州-提供ASIC及FPGA先进设计工具以及混合语言模拟的领导厂商-Aldec,Inc.
2023-04-16 17:50:02 下载 2 查看 5,352
www.eeworm.com

求解二次规划问题的基于LVI的原一对偶神经网络FPGA设计和实现.rar

2.讨论了电子设计自动化技术(Electronic.Design Automation,EDA)、设计语言Verilog HDL和VHDL、FPGA器件厂商和型号的选择、系统开发环境QuartusⅡ和仿真工具
2023-10-04 02:20:01 下载 5 查看 7,922
www.eeworm.com

基于LVI的原一对偶神经网络FPGA设计

2.讨论了电子设计自动化技术(Electronic.Design Automation,EDA)、设计语言Verilog HDL和VHDL、FPGA器件厂商和型号的选择、系统开发环境QuartusⅡ和仿真工具
2024-04-06 14:20:01 下载 7 查看 9,041
www.eeworm.com

VerilogHDL数字设计与综合夏宇闻译(第二版)

Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。
2013-05-30 03:40:02 下载 190 查看 1,092
www.eeworm.com

基于FPGA 的出租车计价器系统设计

摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶\r\n层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。
2013-08-09 02:00:01 下载 134 查看 1,132
www.eeworm.com

JTAG CPLD实现源代码

最近没什么事情,于是补习了几天vhdl,用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15,晶振20兆,tck频率5兆。
2013-09-04 07:00:01 下载 51 查看 1,060
www.eeworm.com

基于可编程逻辑器件的秒表设计

  1/100S计时器常用于比赛中及各种要求较精确的各领域,如果是中小规模集成电路也可以实现这个功能的,但是这个系统的体积较大可操作性差,所以这次使用VHDL语言和硬件相结合制作一个计时器。

2013-11-21 23:04:01 下载 38 查看 1,094
www.eeworm.com

JTAG CPLD实现源代码

最近没什么事情,于是补习了几天vhdl,用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15,晶振20兆,tck频率5兆。
2015-05-16 00:53:01 下载 176 查看 1,059
www.eeworm.com

有版权争议的内容和木马病毒代码 开发环境: 请选择 Visual C++ Visual Basic DOS Unix_Linux C++ Builder Java Windows_Unix

JavaScript ASP CSharp CHM FlashMX matlab PowerBuilder PPT LabView Flex MathCAD VBA PalmOS IDL LISP VHDL
2013-12-08 15:44:15 下载 44 查看 1,198
www.eeworm.com

基于FPGA多通道同步数据采集系统设计

各逻辑模班设计使用VHDL语言,井在IsE中 完成鞋件设计彝仿真。

2022-09-15 05:10:06 下载 10 查看 6,859
www.eeworm.com

CPLD实现源代码jtagcpldvhdl.rar

最近没什么事情,于是补习了几天vhdl,用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15,晶振20兆,tck频率5兆。
2023-09-13 13:20:01 下载 2 查看 6,292
www.eeworm.com

VerilogHDL数字设计与综合夏宇闻译(第二版)

Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。
2024-02-03 07:50:01 下载 6 查看 8,002
www.eeworm.com

高动态下三阶信号源的设计与实现

多普勒一次变化率及多普勒频移的二次变化率.目前现有的三阶信号源硬件实现较为复杂,且所需先验参数较多.文中基于高动态信号源的基本原理,提出了一种新的三阶信号源的实现方法,并基于现场可编程门阵列(FPGA)的硬件平台,应用VHDL
2024-08-13 00:10:01 下载 3 查看 1,034
www.eeworm.com

FPGA例程之乘法器

此例程不仅有助于理解硬件描述语言(如Verilog或VHDL)的应用,还能加深对FPGA架构的理解。无论是用于学术研究还是实际项目开发,这份资料都是不可或缺的好帮手。
2025-11-30 17:22:01 下载 3 查看 45
www.eeworm.com

FPGA例程之二进制转BCD码

通过研究这份代码,您可以更好地掌握Verilog或VHDL语言在实际项目中的应用技巧,并加深对数字逻辑电路工作原理的理解。
2025-12-02 14:41:14 下载 1 查看 29
‹ 上一页 1 ... 293 294 295 296 297 298 299 300 301 302 303 ... 337 下一页 ›