找到约 8,857 条结果
www.eeworm.com

基于CPLD的双屏结构液晶控制器的研究与设计

可编程逻辑器件CPLD 体积小功能强大, Verilog HDL 语言简练,设计思想、电路结
构和逻辑关系清晰,本文着重介绍使用Verilog 设计CPLD 实现双屏显示液晶控制器的功能。
2024-03-03 07:30:02 下载 1 查看 1,996
www.eeworm.com

计算机

很好这是用verilog语言实现的32位并行加法器代码,实验可能运行有错误。。。。... verilog语言实现32位加法器资源大小:52KB 上传日期:2010-06-11 资源积分:4分
2025-03-24 19:30:01 下载 5 查看 171
www.eeworm.com

VerilogHDL入门教程.rar

FPGA硬件可编程语言verilog HDL初级入门语言,适用于初级学者
2013-04-24 16:38:20 下载 53 查看 1,100
www.eeworm.com

altera fpga 和ts201的linkport接口设计

altera fpga 和ts201的linkport接口设计的verilog代码。好好很强大
2013-04-24 16:38:52 下载 93 查看 1,099
www.eeworm.com

利用FPGA来实现一个简单的医疗呼叫系统

利用FPGA来实现一个简单的医疗呼叫系统,使用语言VERILOG
2013-08-06 19:00:02 下载 142 查看 1,124
www.eeworm.com

mcu与cpld之间spi接口程序

mcu与cpld之间spi接口程序,mcu为master,cpld用verilog写成slave模块
2013-08-14 11:00:01 下载 81 查看 1,158
www.eeworm.com

用cpld实现曼彻斯特编码

用cpld实现曼彻斯特编码\r\n用verilog HDL进行曼彻斯特编码,用于通信中
2013-09-07 03:30:02 下载 178 查看 1,078
www.eeworm.com

idt的双口ram的读写接口程序

idt的双口ram的读写接口程序,verilog 代码,并且有测试文档
2015-06-11 10:35:01 下载 117 查看 1,153
www.eeworm.com

将正弦波分割

将正弦波分割,数字化处理,即dds技术,为verilog做准备
2015-12-25 00:19:02 下载 24 查看 1,039
www.eeworm.com

PCI-master的核

PCI-master的核,verilog语言,经测试,可完成芯片的综合及布线
2013-11-26 22:26:03 下载 176 查看 1,089
www.eeworm.com

64位乘法器

64位乘法器,超前进位的,大家看看,通过仿真的,verilog
2016-02-27 00:09:02 下载 181 查看 1,364
www.eeworm.com

自己写的一个pwm模块

自己写的一个pwm模块,verilog的,是用于无刷电机控制的。
2014-01-07 02:17:02 下载 195 查看 1,043
www.eeworm.com

和NIOS功能一样的CPU

和NIOS功能一样的CPU,可以在FPGA上运行,Verilog源代码
2013-12-22 16:04:08 下载 194 查看 1,022
www.eeworm.com

就是个译码器

就是个译码器,用cpld实现的译码器是verilog写的
2013-12-19 05:29:01 下载 153 查看 1,031
www.eeworm.com

spi总线控制器

spi总线控制器,包含vhdl和verilog两种代码方式来实现。
2014-01-16 23:53:13 下载 98 查看 1,053
www.eeworm.com

单级cic数字积分梳妆滤波器实现

单级cic数字积分梳妆滤波器实现,格式.v代码,verilog语言编程
2013-12-20 23:12:06 下载 146 查看 1,085
www.eeworm.com

串口实验

串口实验,很好用,我还有verilog HDL VHDL CPLD EPM1270 源代码
2013-12-24 21:43:07 下载 197 查看 1,059
www.eeworm.com

mcu与cpld之间spi接口程序

mcu与cpld之间spi接口程序,mcu为master,cpld用verilog写成slave模块
2014-07-06 16:59:02 下载 137 查看 1,123
www.eeworm.com

8位乘8位的流水线乘法器

8位乘8位的流水线乘法器,采用Verilog hdl编写
2014-01-26 15:38:11 下载 77 查看 1,052
www.eeworm.com

RS232串口通信协议

RS232串口通信协议,verilog实现,通过FPGA完全调通。
2013-12-14 02:26:01 下载 87 查看 1,054
‹ 上一页 1 ... 282 283 284 285 286 287 288 289 290 291 292 ... 443 下一页 ›