找到约 743 条结果
www.eeworm.com
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL
2013-07-11 14:30:01
下载 110
查看 1,102
www.eeworm.com
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL
2013-05-28 15:10:02
下载 95
查看 1,090
www.eeworm.com
硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug
2013-04-24 16:38:36
下载 147
查看 1,071
www.eeworm.com
一、 实验目的 使用VerilogHDL语言进行前端设计，并使用Quaruts软件在GW48－PK2实验上实现仿真，实现硬件电子琴。
2022-08-25 20:30:02
下载 3
查看 8,645
www.eeworm.com
硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug
2023-10-08 23:40:01
下载 4
查看 3,798
www.eeworm.com
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL
2023-11-01 07:50:04
下载 8
查看 7,818
www.eeworm.com
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL
2024-01-26 04:20:01
下载 2
查看 4,296
www.eeworm.com
硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug
2024-03-12 22:30:02
下载 3
查看 5,800
www.eeworm.com
变压器的零序保护的配置原则是什么?答：(1)中性点直接接地电网的变压器应装设零序(接地)保护作为变压器主保护的后备保护和相邻元件接地短路的后备保护。
2013-12-03 08:06:01
下载 118
查看 1,106
www.eeworm.com
弄了一点代码出来，放在那也没啥用，不如拿上来 给新手看看，一个任务调度的雏形是什么样子的~~~~~~~~~这些代码没有经过优化， 我只求实现任务切换的功能。
2014-01-17 04:01:15
下载 46
查看 1,038
www.eeworm.com
Profibus又是什么？与其它串行协议相比，它们的性能如何？适用于哪些应用？
2022-08-15 17:20:02
下载 7
查看 3,066
www.eeworm.com
一、ilink开发快是什么
ilink为用户提供成熟稳定，可管可控的软硬云通信链路服务系统。
2022-12-10 16:30:02
下载 7
查看 5,150
www.eeworm.com
例如，解决问题的任务是什么？工作过程是什么？现有的条件，已知的数据，对运算的精确和速度方面的要求是什么？设计的硬件结构是否方便编程等等。
2013-10-10 13:36:01
下载 79
查看 1,078
www.eeworm.com
然后根据蒙哥马里算法，用VerilogHDL语言实现了基于FPGA芯片的椭圆域中的基本运算(模加、模乘、模平方和模逆)。
2013-04-24 16:38:25
下载 208
查看 1,256
www.eeworm.com
在已公开的8051源代码的基础上，对其中的程序存储器、指令存储器做了较大幅度的修改，增加了定时器、串行收发器的软件编写，VerilogHDL语句共6000余行(见附录光盘)。
2013-06-28 10:00:01
下载 23
查看 1,140
www.eeworm.com
文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。
2013-04-24 16:38:34
下载 60
查看 1,113
www.eeworm.com
]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或VerilogHDL
2014-01-21 17:46:01
下载 33
查看 1,066
www.eeworm.com
]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或verilogHDL
2016-04-15 20:13:02
下载 28
查看 1,060
www.eeworm.com
文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。
2023-06-14 23:40:02
下载 7
查看 7,962
www.eeworm.com
在已公开的8051源代码的基础上，对其中的程序存储器、指令存储器做了较大幅度的修改，增加了定时器、串行收发器的软件编写，VerilogHDL语句共6000余行(见附录光盘)。
2023-06-24 06:50:03
下载 5
查看 2,864