找到约 6,633 条结果
www.eeworm.com

矩阵变换器

从基础原理到代码实现,逐步讲解矩阵变换器的四步换流法,结合VHDL编程实践,帮助理解电力电子控制逻辑。适合对数字电路和变流技术感兴趣的开发者。
2026-01-11 21:18:41 下载 1 查看 42
www.eeworm.com

同步捕捉

基于VHDL语言实现高效码同步捕捉功能,采用模块化设计提升系统稳定性与可扩展性,适用于数字通信与信号处理场景,具备高实时性与低延迟特性。
2026-01-24 14:46:42 下载 2 查看 80
www.eeworm.com

前段时间找到一本书的源代码

虽然不是什么好东东,但如果有朋友遇到这样我这样问题的时候,就可以拿这个东西帮忙了。 运行环境:JDK1.5 或更高。
2014-01-21 12:47:02 下载 137 查看 1,062
www.eeworm.com

STM32H7的FMC外设在D_Cache使能的情况下运行不正常

下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。

2022-02-23 02:00:01 下载 10 查看 1,806
www.eeworm.com

电工基础知识入门

是什么因素导致电压的高低、电流的大小?为什么会发生由用电引发的火灾?为什么家里几个月没人住,还会产生电费?很多经常听到的,看似简单,又不容易说清的问题,通过本章的学习都会有明确的答案。
2022-09-06 00:30:02 下载 9 查看 2,299
www.eeworm.com

基于CPLD FPGA的数字通信系统建模与设计

从通信系统的组成、eda概述及建模的概念开始(第1~2章),围绕数字通信系统的vhdl设计与建模两条主线,讲述了常用基本电路的建模与vhdl编程设计(第3章),详细地介绍了数字通信基带信号的编译码、复接与分接
2014-01-03 08:10:02 下载 196 查看 1,120
www.eeworm.com

State Machine Coding Styles for Synthesis

以及不同编码风格的优缺点,Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL
2013-10-15 15:16:01 下载 126 查看 1,260
www.eeworm.com

State Machine Coding Styles for Synthesis

以及不同编码风格的优缺点,Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL
2013-10-12 01:56:01 下载 30 查看 1,102
www.eeworm.com

ABEL5.0

然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover /for VHDL)分析仿真结果,验证测试级别。
2013-04-24 16:38:36 下载 27 查看 1,326
www.eeworm.com

ABEL5.01

然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果,验证测试级别。
2013-04-24 16:38:40 下载 103 查看 1,189
www.eeworm.com

-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k

. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes
2015-07-02 00:50:01 下载 186 查看 1,119
www.eeworm.com

usart的verilog代码.rar 包括很多的FPGA ip 源码

usart的verilog代码.rar 包括很多的FPGA ip 源码,可以直接应用 uart_vhdl.zip sl811usb包含源程序.rar mc8051_design.zip mcpu
2016-01-28 00:34:02 下载 42 查看 1,313
www.eeworm.com

PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. Th

It is designed to support both Verilog-HDL and VHDL.
2016-04-03 20:24:02 下载 44 查看 1,074
www.eeworm.com

原创代码

原创代码,采用VHDL实现的64点均值滤波。实验测试过,效果良好。可轻松修改成任意点数均值滤波。采用了多点滑动运算,减小了输出延时,最大为3个时钟延迟。可用于AD采样后的滤波处理。
2014-01-24 10:43:02 下载 56 查看 1,031
www.eeworm.com

这个程序是基于等精度测频原理的频率计

这个程序是基于等精度测频原理的频率计,用VHDL语言实现,频率测量测量范围1~9999;用4位带小数点数码管显示其频率,并且具有超量程、欠量程提示功能。
2014-01-23 01:41:14 下载 87 查看 1,148
www.eeworm.com

The use of hardware description languages (HDLs) is becoming increasingly common for designing and

The most dominant HDLs today are Verilog and VHDL.
2014-01-08 21:33:01 下载 45 查看 1,096
www.eeworm.com

这是可编程逻辑器件的参考资料

这是可编程逻辑器件的参考资料,其中有详细的FPGA,VHDL等内容的讲解,及实验指导,下载绝不白下,非常有用。。。这是我当时学得觉得很受益,希望对你有些帮助
2014-08-17 11:30:31 下载 83 查看 1,096
www.eeworm.com

ABEL5.01

然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果,验证测试级别。
2023-06-06 16:40:02 下载 6 查看 4,041
www.eeworm.com

ABEL5.0

然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover /for VHDL)分析仿真结果,验证测试级别。
2023-06-11 10:30:08 下载 3 查看 8,780
www.eeworm.com

基于CPLD的MIDI音乐播放器的设计

本文主要阐述了利用VHDL 语言设计MIDI
2023-12-18 20:30:01 下载 3 查看 5,404
‹ 上一页 1 ... 272 273 274 275 276 277 278 279 280 281 282 ... 332 下一页 ›