找到约 6,633 条结果
www.eeworm.com
基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美
2015-08-18 10:33:01
下载 125
查看 1,113
www.eeworm.com
CPLD可编程逻辑芯片上实现信号发生器的方法和步骤，系统采用自顶向下的设计方法，以硬件描述语言VHDL和原理图为设计输入，利用模块化单元构建系统。
2013-12-13 08:02:02
下载 142
查看 1,053
www.eeworm.com
本文描述的是数字式频率计的设计过程，其中包含了所用到的VHDl语言的源代码，和仿真图型，是比较完整描述的设计数字频率计的文章
2013-12-23 13:19:17
下载 201
查看 1,079
www.eeworm.com
本资料描述了一种基二的流水线型FFT，用了比较新颖的结构，减少了硬件的消耗，优化了设计，以模块化设计，更容易利用VHDL或其他硬件语言描述
2018-09-15 09:13:43
下载 2
查看 83
www.eeworm.com
本文介绍了 MAX7000 系列CPLD 器件在DSP 接口电路中的应用，重点介绍了TMS3202×
×系列DSP 和存储器，LCD 接口的方法，并辅以VHDL 源程序的例子。
关键
2023-11-21 23:30:01
下载 6
查看 9,067
www.eeworm.com
设计中采用VHDL 语言对CPLD 进行编程。同时由于CPLD 的现场可编程
2023-12-25 19:40:01
下载 1
查看 7,418
www.eeworm.com
Scirocco Scirocco是迄今为止性能最好的VHDL模拟器，并且是市场上唯一为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术
2024-05-07 03:50:01
下载 2
查看 6,651
www.eeworm.com
·论文摘要：本文介绍了MAX7000系列CPLD器件在DSP接口电路中的应用，重点介绍了TMS3202××系列DSP和存储器，LCD接口的方法，并辅以VHDL源程序的例子。
2024-07-01 06:50:01
下载 3
查看 6,757
www.eeworm.com
·摘要： 本文介绍了MAX7000系列CPLD器件在DSP接口电路中的应用,重点介绍了TMS3202××系列DSP和存储器,LCD接口的方法,并辅以VHDL源程序的例子.
2024-11-06 13:40:01
下载 7
查看 3,005
www.eeworm.com
涵盖Verilog/VHDL语法、时序分析与硬件优化技巧，适合初学者快速上手并深入掌握可编程逻辑设计核心技能。
2026-01-09 05:10:58
下载 3
查看 38
www.eeworm.com
Scirocco Scirocco是迄今为止性能最好的VHDL模拟器，并且是市场上唯一为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术
2014-03-30 12:22:13
下载 77
查看 15,987
www.eeworm.com
介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
2013-08-12 00:00:01
下载 174
查看 1,178
www.eeworm.com
这些课件可以作为对FPGA有兴趣的人学习的入门资料，包含EDA的概述、FPGA结构与配置、VHDL语言、QuartusII软件、SOPC和NIosII嵌入式处理器设计、DSP Builder系统设计工具等内容
2013-08-13 02:00:01
下载 43
查看 1,119
www.eeworm.com
这些课件可以作为对FPGA有兴趣的人学习的入门资料，包含EDA的概述、FPGA结构与配置、VHDL语言、QuartusII软件、SOPC和NIosII嵌入式处理器设计、DSP Builder系统设计工具等内容
2013-12-23 01:41:15
下载 26
查看 1,064
www.eeworm.com
程序用VHDL编写。
2014-02-18 00:30:03
下载 162
查看 1,422
www.eeworm.com
color:#212121;font-family:"font-size:14px;white-space:normal;background-color:#FFFFFF;">文章是描述利用VHDL
2021-11-12 01:23:24
查看 81
www.eeworm.com
通过模糊自整定PID 控制器的设计，本文提出了一种基于VHDL 描述、DSP Builder 和Modelsim 混合仿真、FPGA实现的智能控制器设计及测试新方法。首先，通过MATLAB 仿真，得出
2024-01-26 07:50:01
下载 5
查看 4,359
www.eeworm.com
采用VHDL 语言设计，用CPLD 控制模/ 数转换电路， 完成多路模拟输入的高速同步数/ 模转换，具有容错和自检能力。CPLD 与处理器之间采用并行接口，具有很好的移植性、可靠性。
2024-02-15 09:10:01
下载 4
查看 2,572
www.eeworm.com
采用VHDL 语言设计，用CPLD 控制模/ 数转换电路， 完成多路模拟输入的高速同步数/ 模转换，具有容错和自检能力。CPLD 与处理器之间采用并行接口，具有很好的移植性、可靠性。
2024-02-15 10:40:02
下载 10
查看 6,208
www.eeworm.com
SDR SDRAM控制器提供了一个符合工业标准的SDR SDRAM的简单接口，该控制器可以使用Verilog HDL 或者VHDL语言来实现，同时针对Altera的APEX构架进行了优化
2025-01-16 17:30:02
下载 7
查看 4,368