找到约 5,556 条结果
www.eeworm.com
最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
2024-02-20 03:30:01
下载 5
查看 3,271
www.eeworm.com
2．在FPGA设计中，编写Verilog程序，完成了虹膜图像采集模块、乒乓存储器切换模块、图像采样模块以及将采样后的图像显示在TFT彩色液晶上的模块，最终实现了虹膜图像实时显示系统。
2024-02-21 00:20:01
下载 4
查看 9,876
www.eeworm.com
为整个电路控制系统提供了一个硬件平台； 2.在FPGA中，通过Verilog语言，采用流水线设计技术，快速实现了PMD理论中相关物理量的计算；同时构建了Nios II嵌入式软核，提出了有效的动态补偿算法
2024-04-05 07:00:02
下载 4
查看 1,660
www.eeworm.com
设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。
2024-05-28 08:00:01
下载 2
查看 4,089
www.eeworm.com
本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。
2024-05-28 10:20:01
下载 10
查看 7,597
www.eeworm.com
整个设计使用Verilog HDL，硬件开发语言，在ISE 10.0仿真软件环境下开发，采用Xilinx Virtex-II Pro FPGA.硬件平台上进行了实现，并给出了该系统与PC机的性能比较。
2024-06-03 09:50:01
下载 3
查看 3,687
www.eeworm.com
2、MCS51单片机和8051、8031、89C51等的关系我们平常老是讲8051，又有什么8031，现在又有89C51，它们之间究竟是什么关系?
2013-11-17 13:52:01
下载 195
查看 1,179
www.eeworm.com
第1 章 体系结构 ARM经典300问与答
第1 问:
Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式
2013-11-22 04:08:01
下载 139
查看 1,077
www.eeworm.com
使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。
2013-07-18 13:50:01
下载 108
查看 1,119
www.eeworm.com
设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。
2013-07-31 23:30:01
下载 151
查看 1,120
www.eeworm.com
本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。
2013-07-31 04:40:01
下载 87
查看 1,134
www.eeworm.com
本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。
2013-06-15 10:30:01
下载 27
查看 1,147
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-06-27 10:20:01
下载 155
查看 1,164
www.eeworm.com
输入法之间做出比较,决定选用HDL输入法.第三章描述了具体的设计过程和设计手段,首先将简易计算机划分为运算器、CPU控制器、存储器、键盘接口和显示接口以及系统控制器,然后再往下分为下层子模块.输入法的语言使用的是Verilog
2013-05-21 04:00:01
下载 94
查看 1,182
www.eeworm.com
椭圆曲线上的运算和有限域上的运算.模块划分之后,利用自底向上的设计思路,主要针对有限域上的乘法运算进行了重要的改进,并对加法群中的标量乘运算的算法进行了分析、证明,以达到面积优化和快速执行的效果.具体设计中,采用硬件描述语言Verilog
2013-05-24 05:40:01
下载 65
查看 1,211
www.eeworm.com
为硬件实现奠定了理论基础.论文在研究了小波核心算法MALLAT算法的基础上,以直观的图形方式描述了算法的流程图;并由此提出了基于VLSI的电路模块架构.根据上述模块结构,对相关模块进行了硬件描述语言(VERILOG-HDL
2013-06-27 16:40:01
下载 143
查看 1,137
www.eeworm.com
最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
2013-04-24 16:38:35
下载 151
查看 1,117
www.eeworm.com
采用Verilog HDL实现了这些模块，并在Quartus Ⅱ中进行了综合、仿真、验证。
2013-06-11 15:40:01
下载 152
查看 1,114
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-04-24 16:38:37
下载 95
查看 1,134
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2023-06-10 12:20:04
下载 1
查看 8,654