找到约 5,556 条结果
www.eeworm.com
设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
2023-06-12 21:00:17
下载 10
查看 3,621
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-06-13 05:30:13
下载 6
查看 8,595
www.eeworm.com
在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。
2023-06-27 06:10:03
下载 4
查看 8,313
www.eeworm.com
采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。
2023-06-27 11:30:04
下载 6
查看 6,310
www.eeworm.com
根据FPGA的外围器件A/D模数转换器和DSP以及要实现的相关检测算法，本课题对FPGA内部的功能进行了模块划分，以Xilinx ISE为软件平台，采用Verilog HDL语言对其进行编程实现，主要设计的功能模块有
2023-06-27 13:20:03
下载 2
查看 7,080
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-06-27 18:10:03
下载 4
查看 5,497
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2023-06-29 09:20:03
下载 3
查看 8,878
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2023-09-25 02:00:01
下载 7
查看 3,873
www.eeworm.com
其次在该平台上，本文使用Verilog HDL硬件语言在FPGA芯片上实现了多种图像预处理算法。
2023-09-25 19:50:01
下载 9
查看 1,804
www.eeworm.com
整个设计使用Verilog HDL，硬件开发语言，在ISE 10.0仿真软件环境下开发，采用Xilinx Virtex-II Pro FPGA.硬件平台上进行了实现，并给出了该系统与PC机的性能比较。
2023-09-26 02:10:01
下载 8
查看 5,251
www.eeworm.com
相关器设计参数；利用目前FPGA主流设计方法，自顶向下(Top-down)层次法，规划出GPS相关器端口与内部结构，采用硬件描述语言(DHL，Hardware Description Language)Verilog
2023-09-27 18:40:02
下载 5
查看 7,259
www.eeworm.com
本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
2023-09-28 08:00:02
下载 3
查看 810
www.eeworm.com
论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP
2023-09-28 09:00:01
下载 6
查看 8,960
www.eeworm.com
整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。
2023-09-28 10:40:02
下载 1
查看 7,710
www.eeworm.com
本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。
2023-09-29 08:10:01
下载 10
查看 3,471
www.eeworm.com
2.在设计中采用层次化，模块化的思想，将整个滤波器划分成多个功能模块，然后利用Verilog HDL硬件描述语言进行各个模块的设计，最终完成：FIR数字滤波器的系统设计。
2023-09-30 05:00:02
下载 8
查看 7,064
www.eeworm.com
然后提出了一种便于硬件实现的算法，用Verilog语言实现了硬件设计，并通过仿真验证了所设计硬件的所有功能。 2.
2023-09-30 10:00:01
下载 5
查看 5,193
www.eeworm.com
本文还提出一种FPGA的加速方法，该法将矩阵分块的数学原理与FPGA的并行运算的优势有机结合，使运算速度得到成倍提升，进一步提高了层析计算的实时性.本文结合算法的基本流程，在QuartusII编程环境下，通过Verilog
2023-09-30 13:10:01
下载 5
查看 6,946
www.eeworm.com
在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。
2023-10-01 12:10:01
下载 10
查看 8,654
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2023-10-01 19:00:02
下载 1
查看 3,674