找到约 5,556 条结果
www.eeworm.com
本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-
2013-07-14 14:20:01
下载 152
查看 1,101
www.eeworm.com
第二章介绍了PLD的分类、工艺和结构特点，以及FPGA的开发环境、开发流程和Verilog语言的特点。第三章对OFDM系统的同步模块进行详细的阐述。
2013-04-24 16:38:25
下载 22
查看 1,107
www.eeworm.com
论文第二部分对两种离散小波变换快速算法的硬件实现进行了比较,并选择卷积滤波算法作为硬件实现的对象,并采用Daubechies9/7小波基.然后具体设计了离散小波变换的各个模块,所有的模块都是有硬件描述语言(Verilog
2013-04-24 16:38:32
下载 148
查看 1,102
www.eeworm.com
谐波造成的危害也日趋严重.该论文分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性.分析了基于FFT的谐波测量方法,综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言Verilog
2013-04-24 16:38:34
下载 29
查看 1,125
www.eeworm.com
最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。
2013-06-04 15:30:02
下载 196
查看 1,118
www.eeworm.com
在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。
2013-04-24 16:38:35
下载 95
查看 1,113
www.eeworm.com
最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
2013-07-03 11:30:01
下载 102
查看 1,186
www.eeworm.com
2．在FPGA设计中，编写Verilog程序，完成了虹膜图像采集模块、乒乓存储器切换模块、图像采样模块以及将采样后的图像显示在TFT彩色液晶上的模块，最终实现了虹膜图像实时显示系统。
2013-04-24 16:38:35
下载 97
查看 1,128
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2013-04-24 16:38:35
下载 47
查看 1,119
www.eeworm.com
设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
2013-07-22 23:50:01
下载 104
查看 1,134
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2013-07-15 07:30:01
下载 52
查看 1,125
www.eeworm.com
其次，用Verilog语言设计了基于FPGA的指纹识别算法的硬件电路。
2013-07-28 05:50:01
下载 127
查看 1,159
www.eeworm.com
此外，本文也简单介绍了DSP应用系统设计中的几个关键问题以及如何在线Bootloader，并给出了本文的部分设计原理图和部分Verilog源代码。
2013-07-02 01:50:02
下载 68
查看 1,124
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2013-05-30 22:00:01
下载 161
查看 1,123
www.eeworm.com
设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。
2013-04-24 16:38:41
下载 59
查看 1,107
www.eeworm.com
本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。
2013-07-28 20:00:01
下载 145
查看 1,075
www.eeworm.com
2、选择第二项Add or Create Design Sources，用来添加或新建Verilog或VHDL源文件，点击Next
2022-05-28 21:00:01
下载 3
查看 6,452
www.eeworm.com
(2)介绍了Xilinx公司Vertex- Ⅱ架构的FlPGA硬件平台，以及所应用的Verilog HDL开发语言。
2023-06-09 22:41:02
下载 8
查看 4,776
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2023-06-10 11:30:03
下载 3
查看 2,657
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2023-06-12 19:20:06
下载 9
查看 3,001