找到约 7,690 条结果
www.eeworm.com
Verilog工程开发简要流程，开发环境为Quartus，实现了四个拨码开关输入，数码管显示对应的16进制字符。
2025-03-05 12:40:01
下载 4
查看 1,139
www.eeworm.com
详细介绍了QUARTUS软件的基本设计流程，嵌入式逻辑分析仪的使用方法，原理图输入设计方法等。
2025-06-21 13:00:01
下载 4
查看 9,122
www.eeworm.com
欢迎大家下载，vhdl编写的交通灯控制原代码，谢谢欢迎大家下载，vhdl编写的交通灯控制原代码，
2016-07-12 00:24:02
下载 24
查看 1,033
www.eeworm.com
FPGA向SRAM中写入数据，VHDL编程
2013-08-28 08:30:01
下载 33
查看 1,121
www.eeworm.com
FPGA向SRAM中写入数据，VHDL编程
2015-12-05 00:45:02
下载 63
查看 1,141
www.eeworm.com
地铁售票系统，基于vhdl
有多种功能
2016-01-16 20:26:02
下载 57
查看 1,074
www.eeworm.com
uart的FPGA模块，基于VHDL、verilog语言
2016-02-16 10:26:02
下载 70
查看 1,068
www.eeworm.com
扩频接收机设计实例(VHDL\MATLAB)
2014-07-18 18:59:16
下载 167
查看 1,085
www.eeworm.com
spi接口程序，用VHDL写的，大家
2016-12-22 10:35:01
下载 187
查看 1,066
www.eeworm.com
2016-04-23 17:23:45
下载 1
查看 99
www.eeworm.com
VHDL语言编程学习例程——verilog编程,sram
2023-01-01 21:50:02
下载 4
查看 5,674
www.eeworm.com
简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
2013-12-08 17:21:02
下载 198
查看 1,092
www.eeworm.com
多功能数字钟，、在quartus 2环境中编译通过；
4、仿真通过并得到正确的波形；
5、给出相应的设计报告
2017-01-25 00:50:01
下载 40
查看 1,055
www.eeworm.com
RS编码是一种纠错码，本程序实现RS（255，223）用FPGA 实现RS编码，程序在Quartus II中调试通过。
2017-07-29 10:20:01
下载 181
查看 1,057
www.eeworm.com
基于fpga的多功能数字钟，时分秒显示，整点报时，可设置时间段不报时，开发平台quartus ii，语言是verilog
2025-05-15 17:00:01
下载 8
查看 9,650
www.eeworm.com
在Quartus7.2中实现对移位信号的频率测量，也可通过对于高低电平脉宽的测量测量移位信号的相位
2025-06-10 02:40:01
下载 2
查看 8,932
www.eeworm.com
这是用VHDL语言(硬件描述语言)写的一个二维
8*8块的离散余弦变换(DCT)以及反变换(IDCT).全同步设计,低门数.可以用于多媒体及打印应用领域.
2015-06-03 20:20:01
下载 57
查看 1,163
www.eeworm.com
介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
2013-12-17 08:46:09
下载 116
查看 1,096
www.eeworm.com
而是侧重对C语言中一些司空见惯的内容重新进行了剖析，如对C语言的思考、程序是什么的思考、教学顺序的思考、对变量是什么的思考、对模块化程序设计的思考、对递归函数的思考、对指针的思考等。
2016-01-11 23:51:36
下载 1
查看 37
www.eeworm.com
抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序
2017-08-15 10:46:02
下载 84
查看 1,074