介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。
2013-10-17 19:32:01
下载 153
查看 1,113
www.eeworm.com
11.818181991577148px; line-height: 21px;">结合坐标采集和处理在新型激光光幕靶中的应用,针对传统激光光幕靶处理器I/O紧缺、处理速度慢、存在错报、漏报,无法测试子弹连发坐标等问题,提出了一种以FPGA
2013-12-19 00:08:03
下载 50
查看 1,093
www.eeworm.com
, Arial; font-size: 11.818181991577148px; line-height: 21px;">首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA
2013-10-09 08:24:01
下载 100
查看 1,103
www.eeworm.com
font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于Altera公司FPGA
2013-10-14 22:16:01
下载 135
查看 1,127