找到约 5,359 条结果
www.eeworm.com
围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。
2013-05-19 11:20:01
下载 72
查看 1,166
www.eeworm.com
整个实验体系涵盖了数字逻辑电路验证和设计、FPGA设计流程和嵌入式软核PicoBlaze微控制器的应用；从基础的门逻辑的验证，EDA工具的使用；到加法器、逻辑运算器、移位器、简易ALU等复杂逻辑模块的设计以及硬件描述语言Verilog
2023-06-10 04:20:03
下载 2
查看 3,890
www.eeworm.com
围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。
2023-06-27 04:20:03
下载 8
查看 9,297
www.eeworm.com
2．编写了Verilog程序，在FPGA中实现了9路指纹的并行匹配。由于FPGA本身的局限性，实现原有匹配算法有很大困难。在简化原有匹配算法的基础上本文提出了便于FPGA实现“粗匹配”算法。
2023-10-03 02:00:01
下载 3
查看 4,195
www.eeworm.com
整个实验体系涵盖了数字逻辑电路验证和设计、FPGA设计流程和嵌入式软核PicoBlaze微控制器的应用；从基础的门逻辑的验证，EDA工具的使用；到加法器、逻辑运算器、移位器、简易ALU等复杂逻辑模块的设计以及硬件描述语言Verilog
2023-10-04 03:50:01
下载 4
查看 8,719
www.eeworm.com
采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。
2023-11-01 05:00:01
下载 2
查看 7,643
www.eeworm.com
采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。
2024-01-22 06:20:01
下载 5
查看 4,842
www.eeworm.com
在完成硬件结构设计的基础上，使用Verilog硬件描述语言对整个设计进行了完全可综合的RTL级描述，采用同步设计，提高了可靠性。
2024-01-29 13:40:01
下载 7
查看 9,005
www.eeworm.com
2．编写了Verilog程序，在FPGA中实现了9路指纹的并行匹配。由于FPGA本身的局限性，实现原有匹配算法有很大困难。在简化原有匹配算法的基础上本文提出了便于FPGA实现“粗匹配”算法。
2024-01-31 18:40:01
下载 2
查看 2,861
www.eeworm.com
FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。
2024-02-22 05:30:01
下载 1
查看 6,331
www.eeworm.com
围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。
2024-04-02 17:50:01
下载 5
查看 2,662
www.eeworm.com
VIP专区-嵌入式/单片机编程源码精选合集系列（12）资源包含以下内容：
1. verilog 例子.
2015-04-24 09:50:55
下载 57
查看 6,493
www.eeworm.com
用硬件描述语言Verilog对FPGA进行了编程，并给出了相关的仿真波形。MATLAB仿真结果表明，本文研究的调速系统的矢量控制算法是成功的，并实现了对电机的高性能控制。
2013-07-09 14:30:02
下载 184
查看 1,189
www.eeworm.com
所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。
2013-07-21 20:50:01
下载 27
查看 1,132
www.eeworm.com
用硬件描述语言Verilog对FPGA进行了编程，并给出了相关的仿真波形。MATLAB仿真结果表明，本文研究的调速系统的矢量控制算法是成功的，并实现了对电机的高性能控制。
2023-09-09 10:30:01
下载 8
查看 140
www.eeworm.com
在确定系统方案后，采用verilog硬件描述语言进行FPGA的设计，完成了串口收发驱动模块，DDR-SDRAM控制模块，图像畸变校正模块等各个模块设计，实现了各个模块的逻辑功能。
2023-09-29 23:20:01
下载 9
查看 4,717
www.eeworm.com
DVB-T系统中OFDM的设计与其基于FPGA的实现，通过对各种FFT算法例如：Radix-2、Radix-4、分裂基、WFTA等的分析比较，选择了适合于FPGA实现的Radix-22n+1算法，运用verilog
2023-10-06 06:40:01
下载 1
查看 4,528
www.eeworm.com
DVB-T系统中OFDM的设计与其基于FPGA的实现，通过对各种FFT算法例如：Radix-2、Radix-4、分裂基、WFTA等的分析比较，选择了适合于FPGA实现的Radix-22n+1算法，运用verilog
2023-12-29 14:10:01
下载 6
查看 1,080
www.eeworm.com
所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。
2024-04-15 20:40:01
下载 8
查看 1,013
www.eeworm.com
用verilog编写的多功能数字钟.
18. GAPI for Pocket PC, supports a lot of brands..
19.
2015-04-24 09:50:55
下载 11
查看 8,226