找到约 5,556 条结果
www.eeworm.com
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim
2013-08-01 13:30:01
下载 54
查看 1,106
www.eeworm.com
(2)深入研究了回波抵消器基于FPGA的设计流程与实现方法，并利用硬件描述语言Verilog HDL实现了各部分算法。
2013-06-23 19:00:01
下载 131
查看 1,140
www.eeworm.com
而后，通过使用Verilog HDL硬件描述语言对系统作了具体的软硬件实现。
2013-06-13 02:40:01
下载 94
查看 1,135
www.eeworm.com
采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试
2013-07-21 04:10:01
下载 27
查看 1,106
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2013-07-28 19:10:01
下载 187
查看 1,146
www.eeworm.com
第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2013-04-24 16:38:38
下载 152
查看 1,132
www.eeworm.com
以CPLD为设计载体，使用Verilog硬件描述语言实现了驱动时序设计，完成了对CCD图像传感器的控制。
2022-06-23 19:20:03
下载 3
查看 5,825
www.eeworm.com
完成硬件结构设计的基础上，采用Verilog硬件描述语言对设计进行了完全可综合的RTL级描述，采用了同步设计，提高了可靠性。
2023-06-11 23:40:53
下载 9
查看 1,679
www.eeworm.com
本算法的FPGA实现是基于Verilog HDL的，代码风格采用Altera推荐的编写方法，并采用业界流行的综合、仿真与设计工具来进行设计。
2023-06-12 21:10:04
下载 6
查看 8,416
www.eeworm.com
依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog
2023-06-15 23:30:15
下载 7
查看 7,044
www.eeworm.com
第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2023-06-27 00:30:03
下载 1
查看 6,562
www.eeworm.com
移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。
2023-06-27 12:20:02
下载 7
查看 7,550
www.eeworm.com
本文电路模块采用Verilog 语言设计完成，经过VCS仿真验证功能正确。
2023-09-03 05:50:01
下载 9
查看 4,075
www.eeworm.com
论文使用硬件描述语言Verilog HDL对AES加密算法进行描述。 论文最后进行了时序仿真，并记录了测试数据，验证了系统的正确性与速度性。
2023-09-11 21:50:01
下载 5
查看 249
www.eeworm.com
论文使用硬件描述语言Verilog HDL对AES加密算法进行描述。 论文最后进行了时序仿真，并记录了测试数据，验证了系统的正确性与速度性。
2023-09-24 10:10:01
下载 4
查看 1,222
www.eeworm.com
论文使用硬件描述语言Verilog HDL对AES加密算法进行描述。 论文最后进行了时序仿真，并记录了测试数据，验证了系统的正确性与速度性。
2023-09-25 20:20:01
下载 5
查看 4,386
www.eeworm.com
@@ 此外，由于FPGA实现了整个信息采集系统的接口和时序控制的功能，所以本文详细论述了用Verilog HDL语言在FPGA内实现数据采集时序控制、数据通讯等功能，并在ISE9.1开发环境下进行了Modelsim
2023-09-28 03:10:01
下载 4
查看 3,606
www.eeworm.com
FPGA部分采用模块化的设计思想，设计以XilinxISE为软件平台，采用Verilog和IP核的方法，并通过ModelSim仿真工具进行时序仿真，完成1024点的基-4 FFT运算时间仅为69.1μs
2023-09-30 07:00:01
下载 4
查看 4,951
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2023-09-30 07:40:01
下载 7
查看 9,151
www.eeworm.com
采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试
2023-09-30 17:30:02
下载 2
查看 5,507