找到约 5,359 条结果
www.eeworm.com
在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。
2024-02-16 18:00:02
下载 6
查看 6,951
www.eeworm.com
最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
2024-02-20 03:30:01
下载 5
查看 3,271
www.eeworm.com
2．在FPGA设计中，编写Verilog程序，完成了虹膜图像采集模块、乒乓存储器切换模块、图像采样模块以及将采样后的图像显示在TFT彩色液晶上的模块，最终实现了虹膜图像实时显示系统。
2024-02-21 00:20:01
下载 4
查看 9,876
www.eeworm.com
为整个电路控制系统提供了一个硬件平台； 2.在FPGA中，通过Verilog语言，采用流水线设计技术，快速实现了PMD理论中相关物理量的计算；同时构建了Nios II嵌入式软核，提出了有效的动态补偿算法
2024-04-05 07:00:02
下载 4
查看 1,660
www.eeworm.com
设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。
2024-05-28 08:00:01
下载 2
查看 4,089
www.eeworm.com
2、MCS51单片机和8051、8031、89C51等的关系我们平常老是讲8051，又有什么8031，现在又有89C51，它们之间究竟是什么关系?
2013-11-17 13:52:01
下载 195
查看 1,179
www.eeworm.com
第1 章 体系结构 ARM经典300问与答
第1 问:
Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式
2013-11-22 04:08:01
下载 139
查看 1,077
www.eeworm.com
支持VHDL和Verilog HDL语言的电路仿真与设计。
2013-10-11 23:44:01
下载 24
查看 1,249
www.eeworm.com
支持VHDL和Verilog HDL语言的电路仿真与设计。
2013-11-04 03:16:01
下载 148
查看 1,175
www.eeworm.com
支持VHDL和Verilog HDL语言的电路仿真与设计。
2013-10-28 00:24:01
下载 96
查看 1,135
www.eeworm.com
支持VHDL和Verilog HDL语言的电路仿真与设计。
2015-01-03 10:28:01
下载 191
查看 1,272
www.eeworm.com
3）为了提高运动控制的实时性、可靠性、灵活度，根据运动控制系统的模型，提出了一种FPGA实现的运行控制系统的结构，井详细进行了自适应位置控制模块、速度控制模块、电流变换模块等内部各模块的设计，之后利用HDL
2022-03-11 19:00:02
下载 9
查看 4,027
www.eeworm.com
设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。
2013-07-31 23:30:01
下载 151
查看 1,120
www.eeworm.com
本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。
2013-07-31 04:40:01
下载 87
查看 1,134
www.eeworm.com
本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。
2013-06-15 10:30:01
下载 27
查看 1,147
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-06-27 10:20:01
下载 155
查看 1,164
www.eeworm.com
最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
2013-04-24 16:38:35
下载 151
查看 1,117
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-04-24 16:38:37
下载 95
查看 1,134
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2023-06-10 12:20:04
下载 1
查看 8,654
www.eeworm.com
使用Verilog语言设计了FM24读写IP软核，实现外部存储器的高速读写，经过功能验证后集成入本系统中。
2023-06-12 17:20:12
下载 3
查看 5,950