找到约 10,000 条结果
www.eeworm.com
crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver
crc_table.c is for reset seed( 0000 )
crc_table_1.c is for reset seed( ffff)
CRC16_D8_m.v is a verilog
www.eeworm.com
多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl
多路选择器（MUX）verilog hdl
多路选择器（MUX）verilog hdl
www.eeworm.com
基于FPGA的1CRC_16校验基于FPGA的1CRC_16校验基于FPGA的1CRC_16校验
基于FPGA的1CRC_16校验基于FPGA的1CRC_16校验基于FPGA的1CRC_16校验
www.eeworm.com
本代码为查表法CRC16和CRC32校验的表生成和校验程序。使用此代码可以任意多项式生成CRC16和CRC32的程序。另有文件实现CRC16和CRC32的校验。 使用生成的表格
本代码为查表法CRC16和CRC32校验的表生成和校验程序。使用此代码可以任意多项式生成CRC16和CRC32的程序。另有文件实现CRC16和CRC32的校验。
