找到约 5,359 条结果
www.eeworm.com
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
2023-11-02 04:30:01
下载 6
查看 5,415
www.eeworm.com
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
2024-02-16 05:20:01
下载 9
查看 2,209
www.eeworm.com
6） 接收机的门限不同... 23 第十五章 【卫视知识】... 24 一、 数字卫星电视系统简介... 24 （1） DTH系统的组成... 24 二、 什么是地球同步卫星... 26 三、 IRD是什么
2024-09-17 11:50:02
下载 9
查看 7,805
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2013-05-20 08:20:01
下载 175
查看 1,245
www.eeworm.com
依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog
2013-07-16 23:00:01
下载 108
查看 1,183
www.eeworm.com
本课题以构建家庭电力载波通信网络为目标，首先，以两块Cyclone系列FPGA开发板为基础，分别作为发送单元和接收单元，构建了系统的硬件开发平台；以QuartusⅡ 7.2为开发环境，运用Verilog
2013-06-17 11:30:01
下载 98
查看 1,104
www.eeworm.com
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim
2013-08-01 13:30:01
下载 54
查看 1,106
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2013-07-28 19:10:01
下载 187
查看 1,146
www.eeworm.com
第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2013-04-24 16:38:38
下载 152
查看 1,132
www.eeworm.com
以CPLD为设计载体，使用Verilog硬件描述语言实现了驱动时序设计，完成了对CCD图像传感器的控制。
2022-06-23 19:20:03
下载 3
查看 5,825
www.eeworm.com
完成硬件结构设计的基础上，采用Verilog硬件描述语言对设计进行了完全可综合的RTL级描述，采用了同步设计，提高了可靠性。
2023-06-11 23:40:53
下载 9
查看 1,679
www.eeworm.com
依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog
2023-06-15 23:30:15
下载 7
查看 7,044
www.eeworm.com
第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2023-06-27 00:30:03
下载 1
查看 6,562
www.eeworm.com
本文电路模块采用Verilog 语言设计完成，经过VCS仿真验证功能正确。
2023-09-03 05:50:01
下载 9
查看 4,075
www.eeworm.com
FPGA部分采用模块化的设计思想，设计以XilinxISE为软件平台，采用Verilog和IP核的方法，并通过ModelSim仿真工具进行时序仿真，完成1024点的基-4 FFT运算时间仅为69.1μs
2023-09-30 07:00:01
下载 4
查看 4,951
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2023-09-30 07:40:01
下载 7
查看 9,151
www.eeworm.com
本课题以构建家庭电力载波通信网络为目标，首先，以两块Cyclone系列FPGA开发板为基础，分别作为发送单元和接收单元，构建了系统的硬件开发平台；以QuartusⅡ 7.2为开发环境，运用Verilog
2023-10-01 13:40:01
下载 6
查看 8,554
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2023-10-01 23:50:01
下载 6
查看 5,804
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2023-10-03 04:40:01
下载 9
查看 3,238
www.eeworm.com
解决了定时刷新与数据读写的矛盾，以及预充电与数据读写的矛盾，从而满足了高速连续数据流不间断存储的要求；结合实际系统设计，设计了使用大规模集成电路FPGA实现的硬件接口电路，并且分析了操作SDRAM时的状态转移过程；用verilog
2023-10-04 15:20:01
下载 10
查看 2,671