找到约 5,359 条结果
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，利用Verilog语言实现了双环PI控制器和PWM发生电路的数字化，使得有源电力滤波器补偿精度提高，有更好的可修改性，可使用于很多不同的非线性负载。
2013-07-27 18:50:01
下载 79
查看 1,103
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2013-04-24 16:38:36
下载 168
查看 1,166
www.eeworm.com
通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证
2013-04-24 16:38:39
下载 182
查看 1,117
www.eeworm.com
其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog
2013-06-18 07:20:01
下载 127
查看 1,103
www.eeworm.com
在Quartus II环境下，采用模块化设计思想，借助Verilog语言及调用FPGA内部IP核完成了系统逻辑设计，包括：12C配置模块、有效数据提取模块、灰度分量提取模块、帧缓存模块、图像算法处理模块
2023-06-03 06:20:07
下载 7
查看 2,863
www.eeworm.com
其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog
2023-06-04 16:10:02
下载 5
查看 4,986
www.eeworm.com
使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。
2023-06-13 04:50:16
下载 10
查看 7,979
www.eeworm.com
FieldProgrammableGateArray)的设计方法及其典型的设计流程，并对VHDL(VeryHighSpeedIntegretedCircuitHardwareDescriptionLanuage)硬件描述语言和Verilog
2023-06-15 08:30:04
下载 1
查看 2,902
www.eeworm.com
采用了Verilog硬件描述语言对JPEG基本模式硬件解码器的各主要模块进行设计实现，并给出了功能仿真波形图及测试结果。
2023-09-26 01:50:01
下载 3
查看 9,617
www.eeworm.com
使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。
2023-10-02 01:10:02
下载 7
查看 9,042
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，利用Verilog语言实现了双环PI控制器和PWM发生电路的数字化，使得有源电力滤波器补偿精度提高，有更好的可修改性，可使用于很多不同的非线性负载。
2023-10-02 21:40:02
下载 10
查看 3,067
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2023-10-05 03:40:01
下载 8
查看 7,902
www.eeworm.com
通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证
2023-10-09 12:40:01
下载 9
查看 6,497
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，利用Verilog语言实现了双环PI控制器和PWM发生电路的数字化，使得有源电力滤波器补偿精度提高，有更好的可修改性，可使用于很多不同的非线性负载。
2024-03-02 08:40:01
下载 9
查看 6,519
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2024-03-10 13:30:01
下载 8
查看 266
www.eeworm.com
通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证
2024-04-28 22:00:01
下载 7
查看 5,527
www.eeworm.com
利用开发工具ModelSim6.2和QuartusⅡ7.2，并结合硬件描述语言Verilog，以EP2S60F1020C3开发板为目标器件完成了DDS设计的开发、仿真、综合及在线逻辑调试与分析。
2024-07-04 03:30:02
下载 2
查看 3,788
www.eeworm.com
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
2021-11-07 21:30:01
下载 1
查看 5,759
www.eeworm.com
1.1 与其他计算机语言相比较，MATLAB语言突出的特点是什么？
2022-08-12 20:30:02
下载 7
查看 4,159
www.eeworm.com
利用QuartusⅡ自定义外设和Avalon总线多主并行处理的特点，采用Vefilog HDL，语言实现激励信号发生器和高速数据采集器，使得信号激励和信号采集在同一片芯片中实现，从而提高了信号及信号处理的精确度
2013-06-04 11:10:01
下载 59
查看 1,123