找到约 5,556 条结果
www.eeworm.com
设计所用的是Verilog硬件描述语言，整个调试过程是在Altera公司的QUARTUSII平台下完成的。 最后，本文对系统的运行结果进行了分析和评价。
2023-09-26 14:30:01
下载 5
查看 6,613
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2023-10-03 10:10:01
下载 3
查看 5,737
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2023-10-03 15:30:01
下载 1
查看 4,163
www.eeworm.com
上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
2023-10-08 16:30:01
下载 3
查看 344
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-10-10 06:30:01
下载 6
查看 8,808
www.eeworm.com
针对fpga，采用verilog hdl语言，实现了运动控制芯片功能，主要对矢量控制算法，速度和位置采样模块，电流采样模块，空间矢量脉宽调制模块和pi控制算法的数字结构进行了研究。
2023-12-14 08:10:01
下载 9
查看 7,749
www.eeworm.com
上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
2024-01-02 23:30:01
下载 5
查看 4,803
www.eeworm.com
在设计逻辑分析装置硬件部分时,采用基于平台SoC设计思路和可测试性方法,结合EDA技术用自上而下的设计思想将硬件部分的采样电路、存储电路、频率生成电路、指令识别电路、触发电路和控制电路等模块设计成为用Verilog
2024-01-15 01:30:01
下载 4
查看 555
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2024-03-17 11:50:02
下载 6
查看 3,648
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2024-03-31 18:30:02
下载 2
查看 5,964
www.eeworm.com
再从I2C总线入手，通过Verilog语言对其寄存器堆的读写操作进行编译并编写测试代码，使用ModelSim软件进行仿真验证，对设计的I2C控制器进行波形仿真，验证了各个模块的功能和工作状态，仿真了执行过程和波形输出的情况
2025-01-29 16:20:04
下载 10
查看 163
www.eeworm.com
高清电子书-C++ Primer Plus, 第6版英文版 1438页
Learning C++ is an adventure of discovery, particularly
2022-02-19 22:30:01
下载 37
查看 4,329
www.eeworm.com
通过“学中做、做中学”，即DIY（Do It yourself）和LBD（Learning By Doing）的方式，按照工作导向的思路展开教学与实践学习，循序渐进地介绍和构建若干典型STM32单片机应用系统的硬件和软件
2022-04-02 03:00:02
下载 2
查看 1,018
www.eeworm.com
通过“学中做、做中学”，即DIY（Do It yourself）和LBD（Learning By Doing）的方式，按照工作导向的思路展开教学与实践学习，循序渐进地介绍和构建若干典型STM32单片机应用系统的硬件和软件
2022-04-02 03:30:02
下载 6
查看 6,063
www.eeworm.com
achieve the purpose of training the cerebral palsy patient's reaction ability, speaking ability and learning
2023-09-15 13:20:01
下载 2
查看 9,159
www.eeworm.com
完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作，设计目的是在提高整个系统集成度的前提下实现多频点调制。
2013-04-24 16:38:40
下载 86
查看 1,092
www.eeworm.com
系统的软件设计采用Verilog HDL语言编程，在Xilinx ISE软件开发平台上完成编译和综合，并选用ModelSim SE 6.0完成了波形仿真。
2022-06-18 06:20:01
下载 2
查看 608
www.eeworm.com
设计选取了Verilog HDL 作为硬件描述语言，利用Xilinx公司的ISE 开发平台，通过使用手工编写Verilog 程序与部分调用IP Core 相结合的方法，最终完成802.11b协议各个模块的设计
2023-09-27 02:20:01
下载 2
查看 7,680
www.eeworm.com
完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作，设计目的是在提高整个系统集成度的前提下实现多频点调制。
2023-10-03 00:30:01
下载 10
查看 9,148
www.eeworm.com
完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作，设计目的是在提高整个系统集成度的前提下实现多频点调制。
2024-05-08 04:50:02
下载 4
查看 7,257