找到约 5,359 条结果
www.eeworm.com
多年的实践已经证明了，你需要清楚地了解到有关制造加工方面的需求是什么，有什么方面的限制，在PCB设计阶段或之后的处理过程是什么。
2013-11-07 15:08:01
下载 154
查看 1,130
www.eeworm.com
协议的数据通信是否符合协议规定,主要包括脉冲宽度、脉冲间隔等.本设计包含FPGA和上位机软件两部分,FPGA上完成对信号的采样和对采样数据的储存和缓冲,上位机完成对采样数据的处理,以及波形的显示.FPGA上的设计应用Verilog
2013-05-20 13:50:01
下载 68
查看 1,139
www.eeworm.com
全书共分为3篇22章，第1篇为基础知识篇，简要介绍了CPLD/FPGA硬件结构知识、VHDL硬件编程语言、Verilog与SystemC编程、常用开发工具；第2篇为常用模块设计实例篇，通过14个模块设计实例
2022-09-08 09:40:01
下载 8
查看 8,277
www.eeworm.com
全书共分为3篇22章，第1篇为基础知识篇，简要介绍了CPLD/FPGA硬件结构知识、VHDL硬件编程语言、Verilog与SystemC编程、常用开发工具；第2篇为常用模块设计实例篇，通过14个模块设计实例
2022-09-08 09:50:01
下载 3
查看 5,353
www.eeworm.com
在研究信号采样理论、多速率数字信号处理理论、滤波器设计理论、FPGA硬件数字算法等基础上，并结合实际应用要求，提出了适合于FPGA实现的数字化中频处理系统方案，对系统进行了仿真，验证了系统方案的可行性，然后通过Verilog
2023-10-02 05:00:01
下载 3
查看 7,902
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，设计采用Verilog语言实现谐波检测算法，详细讨论了数的定标、存取以及复数运算的数字实现等关键问题并分析了最终实验结果。
2023-10-02 10:30:02
下载 7
查看 1,242
www.eeworm.com
协议的数据通信是否符合协议规定,主要包括脉冲宽度、脉冲间隔等.本设计包含FPGA和上位机软件两部分,FPGA上完成对信号的采样和对采样数据的储存和缓冲,上位机完成对采样数据的处理,以及波形的显示.FPGA上的设计应用Verilog
2023-10-04 20:30:01
下载 7
查看 9,359
www.eeworm.com
协议的数据通信是否符合协议规定,主要包括脉冲宽度、脉冲间隔等.本设计包含FPGA和上位机软件两部分,FPGA上完成对信号的采样和对采样数据的储存和缓冲,上位机完成对采样数据的处理,以及波形的显示.FPGA上的设计应用Verilog
2024-03-18 17:50:01
下载 9
查看 7,713
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，设计采用Verilog语言实现谐波检测算法，详细讨论了数的定标、存取以及复数运算的数字实现等关键问题并分析了最终实验结果。
2024-04-07 21:20:01
下载 7
查看 8,972
www.eeworm.com
I2C to GPIO Port expander的Verilog HDL
程序原码.
3. 做ARM仿真器和调试器的厂商需要RDI协议.
4.
2015-04-24 09:50:59
下载 11
查看 6,850
www.eeworm.com
首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。
2013-04-24 16:38:23
下载 147
查看 1,149
www.eeworm.com
Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL
2013-05-16 15:00:01
下载 196
查看 1,102
www.eeworm.com
电路设计标准规范_中兴
《规范》制图部分以Cadence 平台Concept HDL 原理图工具为依据，但其大部分内容不局限于该
工具的约束。
2022-09-11 08:40:01
下载 7
查看 4,529
www.eeworm.com
首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。
2023-10-04 21:00:01
下载 3
查看 5,192
www.eeworm.com
以Nios和MicroBlaze为代表的RISC处理器IP核以及用户以HDL语言开发的逻辑部件可以最终综合到一片FPGA芯片中，实现真正的可编程片上系统。
2023-10-07 20:30:01
下载 8
查看 6,043
www.eeworm.com
Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL
2024-01-03 05:20:02
下载 4
查看 2,134
www.eeworm.com
以Nios和MicroBlaze为代表的RISC处理器IP核以及用户以HDL语言开发的逻辑部件可以最终综合到一片FPGA芯片中，实现真正的可编程片上系统。
2024-03-11 14:50:01
下载 5
查看 3,171
www.eeworm.com
在这个草根时代，写本书也不
是什么大不了的事情。
在确认了写书的目标后，匠人就这本书的内容和文风进行了思考。匠人究竟应该写一本怎样的书？作为作者的匠人，和作为读者的您，我们究竟需要什么？
2022-06-23 19:50:02
下载 4
查看 5,334
www.eeworm.com
使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。
2013-07-27 08:10:01
下载 54
查看 1,146
www.eeworm.com
使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。
2013-07-22 21:20:01
下载 181
查看 1,181