www.eeworm.com
Verilog语言信号赋值包括非阻塞赋值和阻塞赋值，一般非阻塞赋值用在( )描述中，阻塞赋值用在( )描述中；
2022-05-09 00:30:02
下载 6
查看 559
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2013-04-24 16:38:22
下载 87
查看 1,104
www.eeworm.com
上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
2013-07-21 05:20:01
下载 128
查看 1,147
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2013-07-21 10:20:01
下载 44
查看 1,272
www.eeworm.com
设计过MAX、MAXIⅡ→CycloneI、IⅡ、II、IV的电路，经历过从VHDL→Verilog→Nios2→Testbench→Timingquest的摸索，终于有一天明白了，“FPGA是万能的，
2022-08-16 02:00:02
下载 7
查看 3,322
www.eeworm.com
设计所用的是Verilog硬件描述语言，整个调试过程是在Altera公司的QUARTUSII平台下完成的。 最后，本文对系统的运行结果进行了分析和评价。
2023-09-26 14:30:01
下载 5
查看 6,613
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2023-10-03 10:10:01
下载 3
查看 5,737
www.eeworm.com
上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
2023-10-08 16:30:01
下载 3
查看 344
www.eeworm.com
上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
2024-01-02 23:30:01
下载 5
查看 4,803
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2024-03-17 11:50:02
下载 6
查看 3,648
www.eeworm.com
再从I2C总线入手，通过Verilog语言对其寄存器堆的读写操作进行编译并编写测试代码，使用ModelSim软件进行仿真验证，对设计的I2C控制器进行波形仿真，验证了各个模块的功能和工作状态，仿真了执行过程和波形输出的情况
2025-01-29 16:20:04
下载 10
查看 163
www.eeworm.com
计算当前飞机相对本地接收天线的方位和距离、与DSP实时交换数据、上传报表等功能.论文详细分析了接收机信号处理算法在FPGA中的硬件实现方案,在提高系统可靠性、坚固性以及FPGA资源的合理利用方面做了深入的探讨.同时给出不同层次关键模块的HDL
2013-04-24 16:38:33
下载 171
查看 1,139
www.eeworm.com
由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。
2013-05-24 23:20:01
下载 174
查看 1,110
www.eeworm.com
在Simulink中进行了功能仿真验证，生成了HDL代码，并在Xilinx FPGA中进行了RTL的时序仿真分析。
2013-07-25 15:20:01
下载 145
查看 1,109
www.eeworm.com
Altium Designer 包含所有设计任务所需的工具：原理图和 HDL 设计输入、电路仿真、信号完整性分析、PCB 设计、基于 FPGA 的嵌入式系统设计和开发。
2022-09-14 01:30:02
下载 2
查看 6,639
www.eeworm.com
在Simulink中进行了功能仿真验证，生成了HDL代码，并在Xilinx FPGA中进行了RTL的时序仿真分析。
2023-05-29 04:00:06
下载 1
查看 1,549
www.eeworm.com
由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。
2023-10-08 07:00:01
下载 9
查看 2,489
www.eeworm.com
计算当前飞机相对本地接收天线的方位和距离、与DSP实时交换数据、上传报表等功能.论文详细分析了接收机信号处理算法在FPGA中的硬件实现方案,在提高系统可靠性、坚固性以及FPGA资源的合理利用方面做了深入的探讨.同时给出不同层次关键模块的HDL
2024-01-13 18:50:01
下载 1
查看 1,528