找到约 5,063 条结果
www.eeworm.com
论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP
2023-09-28 09:00:01
下载 6
查看 8,960
www.eeworm.com
整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。
2023-09-28 10:40:02
下载 1
查看 7,710
www.eeworm.com
本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。
2023-09-29 08:10:01
下载 10
查看 3,471
www.eeworm.com
2.在设计中采用层次化，模块化的思想，将整个滤波器划分成多个功能模块，然后利用Verilog HDL硬件描述语言进行各个模块的设计，最终完成：FIR数字滤波器的系统设计。
2023-09-30 05:00:02
下载 8
查看 7,064
www.eeworm.com
然后提出了一种便于硬件实现的算法，用Verilog语言实现了硬件设计，并通过仿真验证了所设计硬件的所有功能。 2.
2023-09-30 10:00:01
下载 5
查看 5,193
www.eeworm.com
本文还提出一种FPGA的加速方法，该法将矩阵分块的数学原理与FPGA的并行运算的优势有机结合，使运算速度得到成倍提升，进一步提高了层析计算的实时性.本文结合算法的基本流程，在QuartusII编程环境下，通过Verilog
2023-09-30 13:10:01
下载 5
查看 6,946
www.eeworm.com
在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。
2023-10-01 12:10:01
下载 10
查看 8,654
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2023-10-01 19:00:02
下载 1
查看 3,674
www.eeworm.com
2．在FPGA设计中，编写Verilog程序，完成了虹膜图像采集模块、乒乓存储器切换模块、图像采样模块以及将采样后的图像显示在TFT彩色液晶上的模块，最终实现了虹膜图像实时显示系统。
2023-10-01 21:40:02
下载 5
查看 1,035
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2023-10-02 04:00:01
下载 6
查看 7,691
www.eeworm.com
设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
2023-10-02 06:30:01
下载 7
查看 526
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-10-02 07:00:02
下载 8
查看 8,587
www.eeworm.com
最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。
2023-10-02 09:10:01
下载 6
查看 2,336
www.eeworm.com
(2)介绍了Xilinx公司Vertex- Ⅱ架构的FlPGA硬件平台，以及所应用的Verilog HDL开发语言。
2023-10-02 22:00:01
下载 2
查看 1,906
www.eeworm.com
为整个电路控制系统提供了一个硬件平台； 2.在FPGA中，通过Verilog语言，采用流水线设计技术，快速实现了PMD理论中相关物理量的计算；同时构建了Nios II嵌入式软核，提出了有效的动态补偿算法
2023-10-04 01:00:02
下载 7
查看 4,284
www.eeworm.com
整个设计用 Verilog HDL语言描述，在Altera的Stratix Ⅱ系列芯片上实现。 论文分为六章，第一章为绪论，介绍了Turbo码和FPGA硬件实现相关背景。
2023-10-05 18:40:02
下载 4
查看 413
www.eeworm.com
最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
2023-10-07 23:50:01
下载 4
查看 2,212
www.eeworm.com
系统采用FPGA实现，按照FPGA开发流程，逐步完成Verilog程序编写，功能仿真，综合，综合后仿真，布局布线，布局布线后仿真和下板调试等步骤。
2023-10-31 15:50:01
下载 8
查看 4,780
www.eeworm.com
第二章介绍了PLD的分类、工艺和结构特点，以及FPGA的开发环境、开发流程和Verilog语言的特点。第三章对OFDM系统的同步模块进行详细的阐述。
2023-10-31 18:00:01
下载 2
查看 6,789
www.eeworm.com
本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-
2023-10-31 22:30:02
下载 7
查看 4,930