找到约 5,063 条结果
www.eeworm.com
此外，本文也简单介绍了DSP应用系统设计中的几个关键问题以及如何在线Bootloader，并给出了本文的部分设计原理图和部分Verilog源代码。
2013-07-02 01:50:02
下载 68
查看 1,124
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2013-05-30 22:00:01
下载 161
查看 1,123
www.eeworm.com
设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。
2013-04-24 16:38:41
下载 59
查看 1,107
www.eeworm.com
本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。
2013-07-28 20:00:01
下载 145
查看 1,075
www.eeworm.com
2、选择第二项Add or Create Design Sources，用来添加或新建Verilog或VHDL源文件，点击Next
2022-05-28 21:00:01
下载 3
查看 6,452
www.eeworm.com
(2)介绍了Xilinx公司Vertex- Ⅱ架构的FlPGA硬件平台，以及所应用的Verilog HDL开发语言。
2023-06-09 22:41:02
下载 8
查看 4,776
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2023-06-10 11:30:03
下载 3
查看 2,657
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2023-06-12 19:20:06
下载 9
查看 3,001
www.eeworm.com
设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
2023-06-12 21:00:17
下载 10
查看 3,621
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-06-13 05:30:13
下载 6
查看 8,595
www.eeworm.com
在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。
2023-06-27 06:10:03
下载 4
查看 8,313
www.eeworm.com
采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。
2023-06-27 11:30:04
下载 6
查看 6,310
www.eeworm.com
根据FPGA的外围器件A/D模数转换器和DSP以及要实现的相关检测算法，本课题对FPGA内部的功能进行了模块划分，以Xilinx ISE为软件平台，采用Verilog HDL语言对其进行编程实现，主要设计的功能模块有
2023-06-27 13:20:03
下载 2
查看 7,080
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-06-27 18:10:03
下载 4
查看 5,497
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2023-06-29 09:20:03
下载 3
查看 8,878
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2023-09-25 02:00:01
下载 7
查看 3,873
www.eeworm.com
其次在该平台上，本文使用Verilog HDL硬件语言在FPGA芯片上实现了多种图像预处理算法。
2023-09-25 19:50:01
下载 9
查看 1,804
www.eeworm.com
整个设计使用Verilog HDL，硬件开发语言，在ISE 10.0仿真软件环境下开发，采用Xilinx Virtex-II Pro FPGA.硬件平台上进行了实现，并给出了该系统与PC机的性能比较。
2023-09-26 02:10:01
下载 8
查看 5,251
www.eeworm.com
相关器设计参数；利用目前FPGA主流设计方法，自顶向下(Top-down)层次法，规划出GPS相关器端口与内部结构，采用硬件描述语言(DHL，Hardware Description Language)Verilog
2023-09-27 18:40:02
下载 5
查看 7,259
www.eeworm.com
本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
2023-09-28 08:00:02
下载 3
查看 810