找到约 5,359 条结果
www.eeworm.com
Profibus又是什么？与其它串行协议相比，它们的性能如何？适用于哪些应用？
2022-08-15 17:20:02
下载 7
查看 3,066
www.eeworm.com
一、ilink开发快是什么
ilink为用户提供成熟稳定，可管可控的软硬云通信链路服务系统。
2022-12-10 16:30:02
下载 7
查看 5,150
www.eeworm.com
原 理 图 输 入
第 三 节设 计 的 编 译 与 仿 真
第 四 节ABEL 语 言 和 原 理 图 混 合 输 入
第 五 节ispDesignEXPERT System 中 VHDL 和Verilog
2015-12-03 20:12:01
下载 48
查看 1,086
www.eeworm.com
利用Verilog 语言实现了标签数字电路,并在板级标签中进行了验证。
2024-09-07 04:50:02
下载 9
查看 8,594
www.eeworm.com
用Verilog硬件描述语言完成了整个设计并进行了仿真、综合和验证。
2024-09-28 12:10:01
下载 3
查看 9,687
www.eeworm.com
这份资源提供了两个SDRAM控制器的Verilog源代码，是电子工程师和嵌入式系统开发者深入理解同步动态随机存取存储器（SDRAM）工作原理的理想选择。
2025-11-25 21:58:58
下载 3
查看 90
www.eeworm.com
这份资源提供了一套完整的基于FPGA的直接数字频率合成（DDS）任意波形发生器设计方案，采用Verilog语言编写。适用于电子工程师、科研人员及高校师生进行信号处理实验或项目开发。
2025-11-28 21:37:09
下载 1
查看 74
www.eeworm.com
本资源提供了针对DP83640的Verilog FPGA驱动代码，帮助开发者快速集成网络功能到FPGA项目中。通过这份详尽且经过验证的驱动程序，您可以轻松实现高速数据传输与通信协议的支持。
2025-12-02 14:20:10
下载 2
查看 31
www.eeworm.com
通过这份详尽的工程实例，您可以学习到如何利用VHDL或Verilog语言实现基本逻辑功能，并掌握FPGA开发流程中的关键步骤。无论是作为教学材料还是项目参考都非常合适。
2025-12-02 14:49:11
下载 2
查看 82
www.eeworm.com
通过学习此例程，您可以深入了解如何利用硬件描述语言（如VHDL或Verilog）来构建高效的数据处理单元，特别适合于嵌入式系统开发、数字信号处理等领域。
2025-12-02 17:03:45
下载 2
查看 53
www.eeworm.com
通过此例程，您可以深入了解如何使用Verilog或VHDL语言来设计高效的循环码编码器，这对于提高数字信号处理系统的可靠性至关重要。无论是初学者还是有经验的工程师，都能从中受益匪浅。
2025-12-02 17:07:22
下载 2
查看 95
www.eeworm.com
它不仅涵盖了从基础到进阶的所有关键概念，还通过实例解析帮助读者快速掌握如何使用Verilog进行高效编程。无论是初学者还是有一定经验的专业人士都能从中受益匪浅。
2025-12-02 17:12:52
下载 2
查看 71
www.eeworm.com
2.hdl文件夹中包含有描述i2c逻辑的硬件描述文件，不能删除。
3.HAL文件夹包含硬件抽象层所需的文件（即驱动），不能删除。
2016-10-16 00:35:02
下载 165
查看 1,064
www.eeworm.com
例如，解决问题的任务是什么？工作过程是什么？现有的条件，已知的数据，对运算的精确和速度方面的要求是什么？设计的硬件结构是否方便编程等等。
2013-10-10 13:36:01
下载 79
查看 1,078
www.eeworm.com
变换的软件设计.该文首先介绍了OFDM及DVB-T相关原理,然后比较分析了各种FFT算法及实现结构的复杂度,最后采取了一种Radix2<'2>+CORDIC的流水结构并完成了2048复数点的IFFT变换的Verilog
2013-05-17 04:40:01
下载 58
查看 1,177
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2013-06-05 06:30:01
下载 93
查看 1,127
www.eeworm.com
针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。
2013-06-18 08:50:01
下载 134
查看 1,103
www.eeworm.com
本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。
2013-07-02 18:20:01
下载 101
查看 1,153
www.eeworm.com
其次,参照IEEE 802.15.3协议标准,设计了(2,1,6)卷积码Viterbi译码器,采用串行方式进行回溯译码,利用双口RAM存储路径度量和幸存信息.电路使用Verilog HDL语言进行描述,
2023-06-26 16:40:03
下载 8
查看 7,771
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2023-09-23 22:10:01
下载 3
查看 3,415