找到约 5,556 条结果
www.eeworm.com
下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。
2022-02-23 02:00:01
下载 10
查看 1,806
www.eeworm.com
是什么因素导致电压的高低、电流的大小?为什么会发生由用电引发的火灾?为什么家里几个月没人住，还会产生电费?很多经常听到的，看似简单，又不容易说清的问题，通过本章的学习都会有明确的答案。
2022-09-06 00:30:02
下载 9
查看 2,299
www.eeworm.com
实现了可以执行基本的MIPS有关运算器相关的指令共17条，用Verilog编写。
2013-12-10 09:28:02
下载 191
查看 1,124
www.eeworm.com
在C 语言平台对基于并行干扰消除的最小均方误差的算法进行研究和仿真后，使用Verilog
2024-03-19 02:10:02
下载 8
查看 9,368
www.eeworm.com
本文使用状态机的设计思想，采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM
2024-03-24 18:20:01
下载 10
查看 2,024
www.eeworm.com
简述了I2C总线的特点；介绍了开发FPGA时I2C总线模块的设计思想；给出并解释了用Verilog实现部分I2C总线功能的程序，以及I2C总线主从模式下的仿真时序图
2025-04-07 12:00:03
下载 6
查看 9,225
www.eeworm.com
We construct a MCU mobile learning APP based on the Android/IOS system of mobile terminal which
2023-09-21 10:10:01
下载 5
查看 3,236
www.eeworm.com
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，
2013-05-30 03:40:02
下载 190
查看 1,092
www.eeworm.com
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，
2024-02-03 07:50:01
下载 6
查看 8,002
www.eeworm.com
本文简述空间对接的基本概念，对空间对接装置中的通用算法，包括预处理、自动门
限和隔点差分的FPGA 实现进行了详尽的分析，对VHDL 与Verilog HDL 两种硬件描述语
言的区别加以
2024-05-18 18:20:01
下载 4
查看 1,030
www.eeworm.com
It may also be beneficial to developers learning regex if used in conjunction with detailed documentation
2013-12-18 22:57:05
下载 85
查看 1,082
www.eeworm.com
important data analysis methods, from long-established statistical methods
to more recent machine learning
2016-10-23 10:47:02
下载 44
查看 1,072
www.eeworm.com
systems as well as control problems with
non-probabilistic models of uncertainty, problems of learning
2020-06-10 07:03:30
下载 1
查看 82
www.eeworm.com
Based on the actual learning situation of students, this paper expounds the teaching research and exploration
2023-10-09 06:10:01
下载 5
查看 264
www.eeworm.com
本资料适合英语能力强的专业电子工程师，本资料介绍使用Altera公司的开发工具Quartus II 进行基本电路图开发的过程，其中包括基本电路图的设计，波形向量函数的生成，verilog代码的编辑和验证
2022-12-15 17:30:02
下载 6
查看 3,623
www.eeworm.com
文本程序输入（Verilog HDL）
2. 功能仿真（ModelSim，查看逻辑功能是否正确，要写一个Test Bench）
2025-05-15 06:30:01
下载 1
查看 3,830
www.eeworm.com
掌握FPGA数码管动态显示的精髓，这份Verilog代码经过多个项目实战验证，可直接应用于生产环境。支持1到9的数字显示，适用于各种嵌入式系统和硬件开发需求，是提升项目稳定性和性能的理想选择。
2025-12-19 21:13:47
下载 1
查看 44
www.eeworm.com
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
2013-07-15 16:20:01
下载 184
查看 1,151
www.eeworm.com
文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。
2013-12-09 01:45:24
下载 101
查看 1,063
www.eeworm.com
2016-11-07 15:17:21
下载 1
查看 19