www.eeworm.com
针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL
2013-06-07 00:00:01
下载 143
查看 1,102
www.eeworm.com
Verilog语言信号赋值包括非阻塞赋值和阻塞赋值，一般非阻塞赋值用在( )描述中，阻塞赋值用在( )描述中；
2022-05-09 00:30:02
下载 6
查看 559
www.eeworm.com
基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。
2023-09-27 22:30:01
下载 7
查看 860
www.eeworm.com
针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL
2023-10-04 04:30:01
下载 5
查看 4,223
www.eeworm.com
针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL
2024-01-18 08:20:01
下载 8
查看 1,430
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2013-04-24 16:38:22
下载 87
查看 1,104
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2013-04-24 16:38:23
下载 169
查看 1,115
www.eeworm.com
上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
2013-07-21 05:20:01
下载 128
查看 1,147
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2013-07-21 10:20:01
下载 44
查看 1,272
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2013-07-13 12:10:01
下载 145
查看 1,154
www.eeworm.com
第三部分为数字集成电路的设计工具使用教程，分别介绍了用Matlab进行系统级验证、用ModelSim和NC-Verilog进行HDL描述和仿真、用Xilinx ISE进行EPGA验证设计、用Synopsys
2022-07-16 19:20:01
下载 6
查看 1,121
www.eeworm.com
设计过MAX、MAXIⅡ→CycloneI、IⅡ、II、IV的电路，经历过从VHDL→Verilog→Nios2→Testbench→Timingquest的摸索，终于有一天明白了，“FPGA是万能的，
2022-08-16 02:00:02
下载 7
查看 3,322
www.eeworm.com
本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、
2022-09-08 17:00:02
下载 5
查看 9,515
www.eeworm.com
本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、
2022-09-08 17:10:02
下载 7
查看 1,840
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-06-13 06:10:41
下载 9
查看 3,004
www.eeworm.com
设计所用的是Verilog硬件描述语言，整个调试过程是在Altera公司的QUARTUSII平台下完成的。 最后，本文对系统的运行结果进行了分析和评价。
2023-09-26 14:30:01
下载 5
查看 6,613
www.eeworm.com
并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog
2023-10-03 10:10:01
下载 3
查看 5,737
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2023-10-03 15:30:01
下载 1
查看 4,163