找到约 5,556 条结果
www.eeworm.com
·此书是关于各种DSP的FPGA实现的书,包括DSP算法原理,算法优化,以及FPGA的硬件实现,包括完整的VHDL,Verilog HDL代码!原版教材,市场上没有卖,扫描版,很清晰
2013-05-20 01:30:02
下载 160
查看 1,223
www.eeworm.com
在逻辑的系统仿真中使用的FLASH模型（AMD的Am29lv160d），包括VHDL代码文件和verilog代码文件和testbench，并且有相应的pdf说明文档。
2017-02-20 00:16:01
下载 58
查看 1,068
www.eeworm.com
几个常用的接口实验的程序代码，用Verilog HDL语言编写的，包括七段数码管、拨码开关、蜂鸣器、矩阵键盘、串口、I2C、跑马灯等。
2014-12-21 03:53:01
下载 59
查看 1,113
www.eeworm.com
通过硬件实现键盘和拨码开关同时控制LED灯亮，利用的是verilog语言，有两个是能端，一个控制拨码开关，一个控制小键盘
2017-04-21 10:50:08
下载 2
查看 35
www.eeworm.com
此书是关于各种DSP的FPGA实现的书，包括DSP算法原理，算法优化，以及FPGA的硬件实现，包括完整的VHDL，Verilog HDL代码！原版教材，市场上没有卖，扫描版，很清晰。
2022-11-22 12:30:02
下载 3
查看 8,016
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL硬件描述语言与数字逻辑电路设计 333页 18.9M.pdf
2023-05-03 09:10:05
下载 5
查看 9,186
www.eeworm.com
·此书是关于各种DSP的FPGA实现的书,包括DSP算法原理,算法优化,以及FPGA的硬件实现,包括完整的VHDL,Verilog HDL代码!原版教材,市场上没有卖,扫描版,很清晰
2023-05-21 21:10:17
下载 9
查看 7,560
www.eeworm.com
有简单到复杂，一步一个脚印的引导大家去学习Verilog语法知识和FPGA编程，对初学者很有帮助！
2024-11-19 12:30:01
下载 9
查看 6,696
www.eeworm.com
verilog HDL 实现的SDRAM读写控制器。
2025-05-02 00:50:01
下载 3
查看 2,737
www.eeworm.com
基于FPGA实验箱的LCD12864液晶显示实验，采用VHDL verilog语言编程，通过XiLinx平台可实现对lcd12864的中文英文数字等的显示，配电路图和源码
2025-06-05 03:10:02
下载 6
查看 3,262
www.eeworm.com
一套基于Verilog的LCD显示可调数字时钟源代码。适用于FPGA开发，支持时间调节功能，适合电子工程和嵌入式系统学习者及开发者使用。
2025-12-20 05:26:59
下载 3
查看 80
www.eeworm.com
基于Verilog实现的数字信号处理方案，适用于FPGA开发实战。包含滤波、FFT、调制等核心算法的高效硬件实现，经过多个工业项目验证，可直接用于生产环境部署。
2026-01-12 14:25:13
下载 2
查看 58
www.eeworm.com
采用FPGA实现的数字频率计设计，基于Verilog硬件描述语言，具备高精度和实时性。系统结构清晰，逻辑严谨，适用于电子工程与嵌入式开发实践。
2026-01-19 05:49:14
下载 2
查看 99
www.eeworm.com
通过Verilog代码，掌握通信协议、时序控制与硬件逻辑设计，适合数字电路开发人员提升实战能力。
2026-01-29 14:24:22
下载 2
查看 77
www.eeworm.com
altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码，语言是：verilog 性能不错，不过资源消耗有点大，可以用来学习多项式变换的DCT算法
2013-12-01 17:18:07
下载 157
查看 1,108
www.eeworm.com
在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于verilog HDL语言
2016-01-09 10:37:01
下载 120
查看 1,074
www.eeworm.com
UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
2016-06-14 00:39:02
下载 45
查看 1,052
www.eeworm.com
crc_table.c is for reset seed( 0000 )
crc_table_1.c is for reset seed( ffff)
CRC16_D8_m.v is a verilog
2014-01-09 16:37:13
下载 173
查看 1,103
www.eeworm.com
视频、图像压缩代码，内附使用说明，建立相应工程后，将Verilog代码ADD之后就可以编译调试，对于学习图像压缩或熟悉FPGA调试环境的人员会有一定的帮助
2024-05-07 09:00:01
下载 3
查看 6,968
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->8位单片机与以太网控制器RTL8029接口的VHDL设计.pdf
2024-06-09 11:20:01
下载 3
查看 7,266