找到约 5,359 条结果
www.eeworm.com
简述了I2C总线的特点；介绍了开发FPGA时I2C总线模块的设计思想；给出并解释了用Verilog实现部分I2C总线功能的程序，以及I2C总线主从模式下的仿真时序图
2025-04-07 12:00:03
下载 6
查看 9,225
www.eeworm.com
并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII
2013-07-13 23:20:01
下载 147
查看 1,243
www.eeworm.com
并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII
2023-06-27 10:40:11
下载 10
查看 8,602
www.eeworm.com
设计采用Veriiog_HDL硬件语言。
2013-10-28 23:40:01
下载 199
查看 1,117
www.eeworm.com
设计采用Veriiog_HDL硬件语言。
2013-10-14 23:00:01
下载 35
查看 1,246
www.eeworm.com
PPT格式，一章内容
本章介绍了Xilinx公司的ISE5.2中的综合工具XST的综合属性、HDL代码参数设置、专用参数选项设置，使用XST综合设计、实行设计的步骤与方法。
2024-09-22 03:10:01
下载 7
查看 3,417
www.eeworm.com
本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。
2013-06-27 02:50:01
下载 200
查看 1,148
www.eeworm.com
本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。
2013-06-08 15:20:01
下载 162
查看 1,139
www.eeworm.com
本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。
2023-06-13 07:10:16
下载 9
查看 5,437
www.eeworm.com
本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。
2023-10-01 11:00:02
下载 3
查看 8,683
www.eeworm.com
数字滤波器的MATLAB与FPGA实现——Altera/Verilog版》以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog
HDL语言为开发工具，详细阐述数字滤波器的
2022-06-14 00:00:01
下载 16
查看 5,286
www.eeworm.com
/FPGA与单片机联合设计（前3章）
作者：周兴华；出版社： 北京航空航天大学出版社
内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog
2013-10-20 07:40:01
下载 31
查看 1,249
www.eeworm.com
/FPGA与单片机联合设计（前3章）
作者：周兴华；出版社： 北京航空航天大学出版社
内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog
2013-10-31 17:44:01
下载 113
查看 1,150
www.eeworm.com
选择模型，如Verilog Module，输入HDL语言，或输入原理图。
或Project>Add Source，，增加已存在的资源文件（*v）。实例：二选一电路。
2022-06-18 06:00:02
下载 3
查看 8,495
www.eeworm.com
针对多径处理的需要，使用Verilog HDL语言设计了运用反馈移位寄存器产生的C/A码序列及起始位置脉冲，移相、衰减、混合模块和码环积分相关器，解决了几个关键技术与问题，实现了数据的传送与存储。
2023-09-29 12:30:02
下载 2
查看 9,938
www.eeworm.com
滤波器是根据Daubieches找到的Daubieehes小波母函数设计而成的.该论文提出一种根据JPEG2000标准将9/.7滤波器分解为提升过程矩阵乘积的形式,使用流水线的思想的新型离散小波变换结构.我们用Verilog
2024-01-13 05:00:02
下载 4
查看 891
www.eeworm.com
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed
2013-10-23 17:16:01
下载 191
查看 1,131
www.eeworm.com
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed
2013-10-20 21:36:01
下载 67
查看 1,079
www.eeworm.com
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration
2013-11-14 18:48:02
下载 150
查看 1,229
www.eeworm.com
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration
2013-10-22 14:28:01
下载 116
查看 1,068