找到约 5,359 条结果
www.eeworm.com
本文讨论了AR模型及线性预测的原理，在浮点型DSP TMS320C6713B上实现了语音信号线性预测系数(LPC)的提取，并利用LPC系数用Verilog语言实现了AR模型的Lattice结构。
2016-04-17 20:54:02
下载 165
查看 1,274
www.eeworm.com
基于FPGA实现的LM75温度传感器驱动，采用Verilog编写，支持I2C协议读取温度数据并驱动数码管显示。代码经过多个工业项目验证，可直接用于生产环境的硬件控制模块开发。
2026-01-05 21:45:36
下载 2
查看 74
www.eeworm.com
但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
2013-07-19 16:20:01
下载 145
查看 1,147
www.eeworm.com
但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
2024-04-26 18:00:01
下载 9
查看 4,430
www.eeworm.com
但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
2024-05-07 04:30:01
下载 7
查看 5,351
www.eeworm.com
但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
2014-03-30 12:22:13
下载 95
查看 9,682
www.eeworm.com
Used for verilog or vhdl designer. Good study data for ASIC newhand.
2014-01-09 08:44:09
下载 102
查看 1,063
www.eeworm.com
Both VHDL and Verilog versions are supplied.
2017-03-11 20:11:02
下载 102
查看 1,099
www.eeworm.com
Altera公司的免费PLD开发软件Altera公司的免费PLD开发软件，界面与标准版的MaxplusII完全一样，只支持MAX7000和MAX3000系列器件，本身支持不复杂的VHDL和Verilog
2023-04-16 18:20:02
下载 5
查看 3,393
www.eeworm.com
VGA显示字符或图片的方法，包括原理和一个小例子 文章主要介绍了一种基于可编程逻辑器件FPGA,用Verilog硬件描述语言作为平台,实现视频传输标准VGA显示字符或图片的方法
2024-05-06 09:00:01
下载 6
查看 7,099
www.eeworm.com
采用Verilog语言编写，具备高可靠性与低延迟特性，适合高速数据传输场景应用。
2026-01-30 17:24:50
下载 3
查看 62
www.eeworm.com
虽然不是什么好东东，但如果有朋友遇到这样我这样问题的时候，就可以拿这个东西帮忙了。
运行环境：JDK1.5 或更高。
2014-01-21 12:47:02
下载 137
查看 1,062
www.eeworm.com
下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。
2022-02-23 02:00:01
下载 10
查看 1,806
www.eeworm.com
是什么因素导致电压的高低、电流的大小?为什么会发生由用电引发的火灾?为什么家里几个月没人住，还会产生电费?很多经常听到的，看似简单，又不容易说清的问题，通过本章的学习都会有明确的答案。
2022-09-06 00:30:02
下载 9
查看 2,299
www.eeworm.com
设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。
2013-07-21 06:20:02
下载 176
查看 1,149
www.eeworm.com
设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。
2023-10-03 09:10:01
下载 8
查看 4,823
www.eeworm.com
设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。
2024-04-07 01:50:01
下载 5
查看 4,421
www.eeworm.com
实现了可以执行基本的MIPS有关运算器相关的指令共17条，用Verilog编写。
2013-12-10 09:28:02
下载 191
查看 1,124
www.eeworm.com
在C 语言平台对基于并行干扰消除的最小均方误差的算法进行研究和仿真后，使用Verilog
2024-03-19 02:10:02
下载 8
查看 9,368
www.eeworm.com
本文使用状态机的设计思想，采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM
2024-03-24 18:20:01
下载 10
查看 2,024