找到约 5,359 条结果
www.eeworm.com
然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover
/for VHDL)分析仿真结果，验证测试级别。
2023-06-11 10:30:08
下载 3
查看 8,780
www.eeworm.com
涵盖Verilog代码编写与模块化设计方法。
2026-01-18 21:43:48
下载 1
查看 62
www.eeworm.com
适合毕业设计或项目开发，涵盖Verilog实现与系统集成技巧。
2026-01-19 05:33:43
下载 2
查看 24
www.eeworm.com
基于Verilog语言实现的27个FPGA实用案例，涵盖基础逻辑设计与典型应用场景。采用模块化架构，代码可直接移植并已在开发板上验证，适合快速掌握FPGA开发流程与实践技巧。
2026-02-02 05:07:07
下载 2
查看 45
www.eeworm.com
然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果，验证测试级别。
2014-03-30 12:22:13
下载 55
查看 15,591
www.eeworm.com
Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL
2013-08-20 20:30:01
下载 62
查看 1,106
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2013-04-24 16:38:23
下载 60
查看 1,119
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2013-04-24 16:38:36
下载 61
查看 1,138
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2023-06-12 06:40:19
下载 4
查看 6,157
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2023-10-10 02:40:01
下载 9
查看 750
www.eeworm.com
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片
2013-04-24 16:38:33
下载 184
查看 1,113
www.eeworm.com
利用Verilog HDL 硬件描述语言在FPGA中实现了电机控制逻辑，主要包括脉冲控制信号产生、加减速控制、编码器反馈信号的辨向和细分、绝对位移记录、限位信号保护逻辑等。
2014-12-28 10:39:01
下载 170
查看 1,142
www.eeworm.com
整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
2013-11-10 06:12:01
下载 53
查看 1,147
www.eeworm.com
; ">本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL
2013-11-07 17:56:01
下载 122
查看 1,073
www.eeworm.com
采用Verilog HDL作控制器的模块设计，并用ModelSim仿真测试，验证其正确性；利用嵌入式SOPC开发工具，在开发板上完成触控屏显示驱动及其控制模块的系统设计，给出系统硬、软件设计，实现TFT-LCD
2013-12-24 12:21:13
下载 172
查看 1,110
www.eeworm.com
利用Verilog HDL 硬件描述语言在FPGA中实现了电机控制逻辑，主要包括脉冲控制信号产生、加减速控制、编码器反馈信号的辨向和细分、绝对位移记录、限位信号保护逻辑等。
2013-10-13 06:20:01
下载 188
查看 1,090
www.eeworm.com
整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
2015-01-01 20:37:02
下载 101
查看 1,092
www.eeworm.com
; ">本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL
2013-10-08 20:16:01
下载 34
查看 1,047
www.eeworm.com
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片
2024-01-13 00:00:02
下载 1
查看 7,767
www.eeworm.com
verilog程序，带test程序
2013-12-07 06:33:01
下载 85
查看 1,053