找到约 5,063 条结果
www.eeworm.com
另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。
2013-10-23 12:44:02
下载 74
查看 1,073
www.eeworm.com
另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。
2015-01-02 00:44:01
下载 72
查看 1,066
www.eeworm.com
这些都是一些顺
序语言的佼佼者，可是在
Verilog HDL 语言里它们就黯然失色。
整合篇所讨论的内容不单是循环而已，整合篇的第二个重点是理想时序和物理时序
的整合。
2022-06-13 22:30:05
下载 1
查看 1,492
www.eeworm.com
该文研究在XILINX公司的FPGA芯片SPARTAN Ⅱ上实现JPEG基本模式的压缩编码标准,选用硬件描述语言Verilog,在开发工具Foundation4.1集成环境中完成软核的综合、布局布线、芯片映射及仿真验证
2024-01-22 22:00:01
下载 6
查看 7,577
www.eeworm.com
公司的BCM1250的FIFO接口与PMC-Sierra公司的PM5351的POS-PHY Level2通信接口协议之间的无缝连接和速率适配.论文首先回顾了POS技术和NP技术的发展历程;然后系统介绍了Verilog
2024-01-27 19:40:01
下载 4
查看 5,637
www.eeworm.com
他们的问题和关注点是什么？他们的担心是什么？他
们自己的要求，他们的行业或者国家的要求是什么？
2022-02-28 00:30:01
下载 9
查看 1,820
www.eeworm.com
本设计中选用Altera公司的现场可编程器(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题
2013-06-04 00:00:01
下载 148
查看 1,095
www.eeworm.com
第二章介绍了PLD的分类、工艺和结构特点，以及FPGA的开发环境、开发流程和Verilog语言的特点。 第三章就OFDM系统中的基本概念进行了详细的阐述。
2013-08-05 08:40:01
下载 94
查看 1,122
www.eeworm.com
PCI总线接口的设计.对PCI总线协议的分析理解是进行PCI总线接口设计的前提,而对PCI总线接口的功能分析和结构划分是设计的关键.本文在理解协议的基础上,对PCI总线接口的整体设计和子模块的划分以及Verilog
2013-06-12 06:50:01
下载 57
查看 1,079
www.eeworm.com
在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz
2013-10-14 22:16:01
下载 135
查看 1,127
www.eeworm.com
但是改进型SC算法更适合FPGA实现，采用Verilog HDL语言，在Quartus II上完成开发，同时给出了其在ModelSim 6.5b下的仿真结果，结果表明，方案是完全可行的。
2013-11-12 05:16:01
下载 66
查看 1,055
www.eeworm.com
在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz
2013-10-27 17:08:01
下载 121
查看 1,084
www.eeworm.com
与另外一门硬件描述语言Verilog HDL相比，VHDL更善于描述高层的一些设计，包括系统级（算法、数据通路、控制）和行为级（寄存器传输级），而且VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件设计者的青睐
2017-02-18 00:15:02
下载 61
查看 1,053
www.eeworm.com
•您具有编写设计和/或测试平台的语言的工作知识（例如VHDL，Verilog）。 虽然ModelSim是在学习HDL概念和实践时使用的优秀应用程序，但本教程并非旨在支持该目标。
2022-07-24 06:40:02
下载 5
查看 6,422
www.eeworm.com
基本后端流程（漂流&雪拧） 本教程将通过一个8*8的乘法器来进行一个从verilog代码到版图的整个流程（当然只是基本流程，因为真正一个大型的设计不是那么简单就完成的），此教程的目的就是为了让大家尽快了解数字
2022-08-23 12:30:02
下载 4
查看 3,397
www.eeworm.com
采用Verilog HDL设计的一个带CRC校验的串口通信程序，对其下栽到FPGA芯片中进行实验验证，得到的结论是用FPGA进行串口通信，可大大提高通信的速度和效率，且CRC校验确保了通信的准确性及卡可靠性
2022-11-13 03:30:02
下载 1
查看 6,971
www.eeworm.com
本设计中选用Altera公司的现场可编程器(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题
2023-06-24 06:30:02
下载 10
查看 7,574
www.eeworm.com
第二章介绍了PLD的分类、工艺和结构特点，以及FPGA的开发环境、开发流程和Verilog语言的特点。 第三章就OFDM系统中的基本概念进行了详细的阐述。
2024-01-10 17:50:02
下载 4
查看 4,722
www.eeworm.com
PCI总线接口的设计.对PCI总线协议的分析理解是进行PCI总线接口设计的前提,而对PCI总线接口的功能分析和结构划分是设计的关键.本文在理解协议的基础上,对PCI总线接口的整体设计和子模块的划分以及Verilog
2024-01-27 19:20:01
下载 10
查看 1,396
www.eeworm.com
color="red">资源包含以下内容：
1.一种将异步时钟域转换成同步时钟域的方法.pdf
2.华为 FPGA设计高级技巧Xilinx篇.pdf
3.华为 Verilog
2020-06-28 21:11:55
下载 1
查看 100