找到约 5,556 条结果
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言100例详解 511页 7.4M.pdf
2023-05-20 00:20:03
下载 2
查看 3,798
www.eeworm.com
高效的状态机设计，很不错的书，有3个例子和一个pdf说明文档，学习verilog的朋友可以多看看
2023-10-23 05:20:02
下载 9
查看 6,064
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL在高速图像采集系统中的应用设计.pdf
2024-07-20 02:00:01
下载 6
查看 8,494
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->用VHDL 设计的步进电机脉冲分配器.pdf
2024-11-08 01:20:02
下载 7
查看 2,569
www.eeworm.com
帮助通信工程师快速掌握OFDM基带发信机的实现逻辑，通过Verilog代码深入理解调制与信号处理流程，提升系统设计能力。
2026-01-12 21:42:12
下载 3
查看 83
www.eeworm.com
基于Verilog语言的实践指南，融合FPGA开发核心流程与编程逻辑，深入解析硬件描述语言的实际应用，助力开发者快速掌握底层设计原理。
2026-01-23 14:37:16
下载 1
查看 99
www.eeworm.com
基于Verilog实现的VGA时序控制模块，采用同步设计方法确保信号稳定性。支持标准VGA分辨率，适用于FPGA开发与显示接口调试。
2026-02-02 17:07:08
下载 1
查看 15
www.eeworm.com
在软件开发领域一个非常流行的人月神话问题：在众多的软件开发项目中，缺乏合理的时间进度是造成项目滞后的最主要原因，它比其他所有因素加起来影响还大，导致这种普遍性灾难的原因是什么呢？
2013-12-11 13:14:02
下载 102
查看 1,105
www.eeworm.com
对 CAN 是什么、 CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。
2019-01-09 10:32:45
下载 4
查看 90
www.eeworm.com
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
2013-08-19 18:00:01
下载 85
查看 1,092
www.eeworm.com
一个带波形输出的扫频模板systemC源程序，
该程序在SystemCStudio开发平台下生成，
实现systemC仿真、波形显示以及自动生成Verilog HDL代码。
2014-11-22 09:35:52
下载 89
查看 1,092
www.eeworm.com
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
2013-12-25 01:41:06
下载 28
查看 1,101
www.eeworm.com
假设饮料只有一种价格为2.5元，硬币有0.5元和1.0元两种，考虑找零，用Verilog描述其控制电路，并用FPGA实现
2014-01-11 18:25:01
下载 43
查看 1,075
www.eeworm.com
该模块是一个用verilog语言实现的I2C模块，完全开源，可以直接挂载在AVALON总线上，用QSYS开发非常实用简单。
2022-11-14 12:30:02
下载 6
查看 4,857
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->2 VHDL语言的程序结构与数据类型.pdf
2024-10-25 12:50:01
下载 9
查看 6,064
www.eeworm.com
该流程只适用于 FPGA 的前仿真，使用 verilog 文件以及测
试文件
2025-05-15 14:40:01
下载 1
查看 7,672
www.eeworm.com
tries to solve the crisis of information overload by combining techniques from data mining, machine learning
2014-01-02 13:23:01
下载 84
查看 1,065
www.eeworm.com
由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序.
2014-12-06 00:07:01
下载 110
查看 1,050
www.eeworm.com
32位除法器
被除数和除数均为16位整数，16位小数
商为32位整数，16位小数
余数为16位整数，16位小数
Verilog HDL 代码
2014-02-19 19:00:14
下载 27
查看 1,321
www.eeworm.com
这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
2014-05-23 17:00:11
下载 115
查看 1,111