找到约 5,359 条结果
www.eeworm.com

Cadence PSD 15.0版本功能介绍

在 Concept-
HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交
互式全局属性修改删除，以及全局器件替换的图形化工作界面。
2013-11-12 21:56:01 下载 175 查看 1,121
www.eeworm.com

电气常识

1,电究竟是什么；2，常用电器防触电措施；3，使用移动电器的安全注意事项；4与触电伤害程度有关的因素；5，触电的原因；6触电的规律；7，安全保护；8，安全电压；9触电急救；10，触电脱离电源的方法,11
2013-11-14 12:48:01 下载 110 查看 1,039
www.eeworm.com

本程序用于检测音频文件中是否具有DTMF信号

确定了8个频点的能量后运用一系列判决门限来确定有没有DTMF信号，以及信号是什么。
2017-03-15 10:26:02 下载 170 查看 1,091
www.eeworm.com

4×4矩阵键盘识别处理,键盘处理程序的任务是：确定有无键按下

4×4矩阵键盘识别处理,键盘处理程序的任务是：确定有无键按下，判断哪一个键按下，键的功能是什么；还要消除按键在闭合或断开时的抖动。
2017-05-21 00:13:02 下载 99 查看 1,073
www.eeworm.com

数字语音是信号的一种

数字语音是信号的一种，我们处理数字语音信号，也就是对一种信号的处理，那信号是什么呢？ 信号是传递信息的函数。离散时间信号——序列——可以用图形来表示。
2017-08-15 00:15:02 下载 190 查看 1,086
www.eeworm.com

数字电钢琴（单片机）

不同的音调产生原理又是什么？而若是改变它们的音调，不知道会不会很麻烦，其电路要重新制作吗？系统会怎么修改？
2024-12-21 12:20:03 下载 7 查看 1,743
www.eeworm.com

《工作赢在心态》读后感

一个幼儿教师，一个合格的幼儿教师，首先要具备的是什么？可能有人会说：是扎实的基本功，是爱。这些我都赞同，但我觉得最应该具备的是强烈的责任心，责任感，没有强烈的责任感，责任心，一切都无从谈起。
2025-05-16 03:10:01 下载 2 查看 4,893
www.eeworm.com

全数字超声诊断系统部分核心算法的FPGA实现.rar

以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2013-07-07 21:50:01 下载 197 查看 1,104
www.eeworm.com

FPGA的温度循环检测与报警系统的设计

软件设计采用模块化设计方法，使得程序易


于调试和维护，利用Verilog HDL语言实现数据处理、LCD显示、阈值设定及报警等各功


2022-08-11 22:30:01 下载 10 查看 6,330
www.eeworm.com

公共通用无线接口（CPRI）协议的FPGA实现.rar

第三章介绍了FPGA实现的基本流程和HDL语言在开发FPGA中的优点。在详细分析了VHDL语言和Verilog语言的特性后，选择Verilog HDL语言作为CPRI协议实现的开发工具。
2023-06-26 16:50:03 下载 16 查看 862
www.eeworm.com

全数字超声诊断系统部分核心算法的FPGA实现.rar

以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2023-09-24 13:40:01 下载 6 查看 984
www.eeworm.com

全数字超声诊断系统部分核心算法的FPGA实现.rar

以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2023-09-25 21:10:01 下载 8 查看 7,611
www.eeworm.com

公共通用无线接口协议的FPGA实现

第三章介绍了FPGA实现的基本流程和HDL语言在开发FPGA中的优点。在详细分析了VHDL语言和Verilog语言的特性后，选择Verilog HDL语言作为CPRI协议实现的开发工具。
2024-02-19 19:00:01 下载 1 查看 5,571
www.eeworm.com

基于FPGA的RS255，223编解码器的高速并行实现.rar

基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。
2013-04-24 16:38:21 下载 169 查看 1,110
www.eeworm.com

基于FPGA的RS255，223编解码器的高速并行实现.rar

基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。
2023-09-27 22:30:01 下载 7 查看 860
www.eeworm.com

ABEL5.0

然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover /for VHDL)分析仿真结果，验证测试级别。
2013-04-24 16:38:36 下载 27 查看 1,326
www.eeworm.com

ABEL5.01

然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果，验证测试级别。
2013-04-24 16:38:40 下载 103 查看 1,189
www.eeworm.com

農夫過河

農夫過河，用verilog寫的，動物種類加農夫共有4種，農夫一次只能帶一種動物過河，但是雞跟貓不能一起，豆不能跟雞一起
2014-08-16 22:15:02 下载 39 查看 1,051
www.eeworm.com

基于srt-2算法

基于srt-2算法，利用verilog实现16位定点无符号数除法器（除数、被除数均由16位整数和16位小数组成，商由32位整数和16位小数构成，余数由32位小数组成）
2016-05-27 00:09:02 下载 99 查看 1,070
www.eeworm.com

ABEL5.01

然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果，验证测试级别。
2023-06-06 16:40:02 下载 6 查看 4,041
‹ 上一页 1 ... 219 220 221 222 223 224 225 226 227 228 229 ... 268 下一页 ›