找到约 5,556 条结果
www.eeworm.com
适合verilog学习
2014-01-06 00:17:02
下载 118
查看 1,044
www.eeworm.com
一个简单的Modular Design设计,源代码，分别用Verilog和VHDL两种语言描述，本设计顶层模块由3个子模块组成.
2016-06-28 20:27:01
下载 50
查看 1,060
www.eeworm.com
ALTERA原厂提供的例程，网上很难找到的，在MAX2系列芯片上实现过，VHDL和VERILOG两种语言编写 IIC读写程序
2013-12-09 12:23:03
下载 156
查看 1,110
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路EDA 入门：VHDL 程序实例集.PDF
2023-05-10 22:30:05
下载 7
查看 5,858
www.eeworm.com
三本华为培训教材，分别为：FPGA设计高级技巧Xilinx篇；Verilog基本电路设计指导书；大规模逻辑设计指导书
2023-10-07 14:40:01
下载 3
查看 4,591
www.eeworm.com
书名：Verilog-HDL实践与应用系统设计，主要内容包括硬件描述语言、组合和时序逻辑电路、触发器、应用系统设计实例等
2023-10-08 00:50:01
下载 2
查看 4,083
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->cpld与8051的总线接口vhdl设计源码.rar
2024-10-05 14:00:01
下载 3
查看 5,227
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL程序实例集 167页 3.1M.PDF
2024-12-10 19:30:02
下载 7
查看 7,799
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL中Loop动态条件的可综合转化.pdf
2024-12-17 21:00:02
下载 10
查看 6,273
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL数字系统设计与高层次综合.dat
2024-12-31 19:20:01
下载 9
查看 8,780
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->FPGA_VHDL快速工程实践入门与提高.rar
2025-01-08 23:40:01
下载 3
查看 7,580
www.eeworm.com
基于Verilog实现的电子时钟设计，支持时分秒调节功能，适用于EDA开发与数字电路设计，包含完整代码及逻辑说明。
2026-01-23 17:00:01
下载 1
查看 100
www.eeworm.com
,and proposes that the traditional MCU can be combined with the modern powerful MCU in teaching.The learning
2023-10-01 04:20:01
下载 8
查看 3,740
www.eeworm.com
on the practical problem of MCU traditional teaching and combining with the characteristics of MOOC learning
2023-10-15 04:30:02
下载 8
查看 7,677
www.eeworm.com
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言
2014-12-06 21:36:02
下载 60
查看 1,135
www.eeworm.com
而后深入浅出的讲述了Verilog语法的重点和难点，对于初学者掌握基于硬件设计的Verilog语法具有很高价值，是一本不可多得优秀资料。
2022-07-25 13:10:01
下载 2
查看 5,766
www.eeworm.com
所用语言为Verilog HDL.
2015-05-02 10:16:01
下载 88
查看 1,041
www.eeworm.com
用Verilog语言编写的，对初学者会有一定的帮助。
2014-01-24 06:42:02
下载 36
查看 1,082
www.eeworm.com
源码中包括C代码和verilog源码。
2016-04-05 10:44:01
下载 162
查看 1,055
www.eeworm.com
这是CAN总线控制器的IP核，源码是由Verilog HDL编写的。其硬件结构与SJA1000类似，满足CAN2.0B协议。
2014-01-05 23:19:10
下载 136
查看 1,085