找到约 5,359 条结果
www.eeworm.com

该程序首先把rgb图像转化为XYZ空间

该程序首先把rgb图像转化为XYZ空间,然后在XYZ空间进行一些阈值找到黄色的底色车牌,这是从国外的车牌识别程序,但不明白那些阈值为什么要那么设,用的是什么原理?
2016-12-29 00:28:01 下载 55 查看 1,082
www.eeworm.com

数据的逻辑结构、存储结构及它们之间的关系和相应的基本操作运算的定义和实现。 本书围绕数据结构的三种基本结构:线性结构(第2-5章)、树形结构(第6章)和图形结构(第7章)展开讨论

本书围绕数据结构的三种基本结构:线性结构(第2-5章)、树形结构(第6章)和图形结构(第7章)展开讨论,研究解决如下问题:一个具体问题的逻辑数据结构是什么?适宜选用什么样的存储结构?
2017-01-18 10:48:02 下载 57 查看 2,070
www.eeworm.com

不管病毒采用哪种方式

不管病毒采用哪种方式,所有的病毒都具有如下一些共同的基本特性: 1.搜寻一个文件进行感染,这文件可以是可执行文件,源代码文件,或是什么都行(若没找到,则跳转到第三步) 2.把病毒本体写入此文件
2013-12-20 02:42:14 下载 91 查看 1,012
www.eeworm.com

电脑芯片的作用与功能、用途介绍

哪些芯片是什么,都是用来做什么的,各种芯片彼此之间有什么区别与联系。下面的文章我就为大家详细讲解这些问题。
2022-12-18 17:30:02 下载 10 查看 2,485
www.eeworm.com

TANGO

Tango系统并不是什么重大版本更新,只是Mango更新的一部分,由于定位廉价低端,所以可以搭载Tango系统的手机硬件配置并不会要求过高,诸如采用入门级处理器、低分辨率屏幕等等。
2023-04-16 16:30:02 下载 5 查看 2,173
www.eeworm.com

基于FPGA频率计设计

本文主要介绍了基于FPGA 的简易多量程频率计的设计,使用硬件描述语言verilog来实现对硬件的控制,在软件ISE上实现编程的编译综合,在系统时钟48Mhz下可正常工作。
2025-11-29 05:39:29 下载 1 查看 94
www.eeworm.com

这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序

这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序,用verilog实现,ise7.1,不知道这里可不可以上传硬件的程序~
2015-09-19 00:41:02 下载 185 查看 1,254
www.eeworm.com

fpga开发攻略

涵盖Verilog/VHDL语法、时序分析与硬件优化技巧,适合初学者快速上手并深入掌握可编程逻辑设计核心技能。
2026-01-09 05:10:58 下载 3 查看 38
www.eeworm.com

基于FPGA的DDS设计

基于FPGA实现的直接数字频率合成器,采用Verilog硬件描述语言构建,具备高精度频率调节与低相位噪声特性,适用于通信和信号处理领域,可快速集成至开发项目中。
2026-01-19 05:12:58 下载 1 查看 45
www.eeworm.com

fifo+uart

基于Verilog实现的FIFO与UART发送模块,采用24位数据输入,通过串口稳定传输至PC。支持异步FIFO设计,符合UART通信标准,适用于嵌入式系统数据传输场景。
2026-01-27 05:39:51 下载 2 查看 67
www.eeworm.com

基于FPGA信号发生器

基于FPGA实现的DDS信号发生器,采用Verilog编写,具备高精度频率控制和稳定输出特性,适用于通信测试与嵌入式系统开发,可直接用于生产环境的硬件设计中。
2026-01-27 17:54:27 下载 1 查看 15
www.eeworm.com

Synplify.Pro.v7.6.rar

其高级综合能力可以使你看到HDL代码在各种器件(FPGA/Structed ASIC/cell-based ASIC)上实现结果而无须对代码作任何修改。
2013-04-24 16:38:37 下载 138 查看 1,139
www.eeworm.com

FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generato

gt;Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL
2016-05-21 20:39:01 下载 78 查看 1,132
www.eeworm.com

Synplify.Pro.v7.6.rar

其高级综合能力可以使你看到HDL代码在各种器件(FPGA/Structed ASIC/cell-based ASIC)上实现结果而无须对代码作任何修改。
2023-06-11 00:20:04 下载 6 查看 4,490
www.eeworm.com

SYNPLIFY.PRO.V7.6.RAR

其高级综合能力可以使你看到HDL代码在各种器件(FPGA/Structed ASIC/cell-based ASIC)上实现结果而无须对代码作任何修改。
2014-03-30 12:22:13 下载 49 查看 9,055
www.eeworm.com

FPGA教程、例程

LCD显示 AD采集 DA转换 I2C协议 VGA显示驱动 流水灯 俄罗斯方块 红外遥控通信 贪吃蛇 深入浅出玩转FPGa—verilog全部程序 等等 是新手学习FPGA的不二利器
2022-11-18 18:50:02 下载 4 查看 4,134
www.eeworm.com

数字相关器

基于流水线技术实现的16位高速数字相关器Verilog代码,适用于实时信号处理场景,可直接用于生产环境的FPGA开发,经过多个通信项目验证,具备高吞吐与低延迟特性。
2026-01-04 17:47:13 下载 1 查看 78
www.eeworm.com

rs232 incloudin of trx and testbench

包含UART模块及测试平台的Verilog实现,可直接用于实际通信系统开发。代码经过多个项目验证,结构清晰,适合快速集成与调试。涵盖发送、接收及对应测试用例,便于验证功能完整性。
2026-01-11 17:03:29 下载 3 查看 23
www.eeworm.com

转向灯设计

基于DE2-115开发板实现的汽车转向灯逻辑设计,采用Verilog硬件描述语言构建,符合数字电路设计规范,具备清晰的状态机结构与可扩展性。
2026-01-24 05:08:02 下载 2 查看 23
www.eeworm.com

Cadence PSD 15.0版本功能介绍

在 Concept-
HDL15.0中,这些功能又得到了大度地提升。首先,Concept-HDL15.0,提供了交
互式全局属性修改删除,以及全局器件替换的图形化工作界面。
2013-11-19 12:20:01 下载 176 查看 1,155
‹ 上一页 1 ... 218 219 220 221 222 223 224 225 226 227 228 ... 268 下一页 ›