用VHDL语言在CPLD_FPGA上实现浮点运算的方法

<img src="/uploads/pic/6a/f6a/3b46e0e1e375e9449bde5c98758c6f6a-1

ATERA公司的EP1C6Q12FPGA原理图

<img src="/uploads/pic/f0/8f0/fa50e7f772e4a97f26c942795400a8f0-1.png

fpga核心板原理图 ep2c8q原理图

<img src="/uploads/pic/24/e24/cbff8fc8ffb3e0716da92ab801693e24-1.png" alt

利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟

<img src="/uploads/pic/35/835/d51dbe955f7598d9f1cd752fe3146835

Altera公司调试CPLD_FPGA用的USBblaster的制作文档

<img src="/uploads/pic/f7/9f7/da4a58bfbf5d0c79cd88f8cdf4d7a9f7

《计算机组成原理》中的代码和工程，FPGA

<img src="/uploads/pic/c9/6c9/5a2fe69c1e49ec5feae1510f43c5d6c9-1.png"

友晶公司DE2开发板的TV示例完整源代码

<img src="/uploads/pic/11/d11/5efc948506cca872d02de2e515ac6d11-1.png" alt

基于Quartus II 9.0 (32-Bit)的Verilog语言时钟程序

<img src="/uploads/pic/f0/6f0/d7c97ff8a0d4c06ccfeeb0c08f34c6f0

基于altera cyclone Ⅳ EP4CE30F23C8N平台开发

<img src="/uploads/pic/61/b61/3c631afe4a1f667fb4b52aa20549ab61

FPGA与单片机串口通信波特率4800kb_s

<img src="/uploads/pic/57/e57/1f3388049fc47b7af776d551d8df2e57-1.png

PXI协议资料，包括WINDOWS下所需要的软件资源等

<img src="/uploads/pic/c1/fc1/39de6c2ca21970f6fd5d4fb3f9d03fc1-1

I2C总线控制器的VHDL代码、ISE工程文件

<img src="/uploads/pic/f1/7f1/1ee23d2289617cfa40af107a3bbd87f1-1.png

电子时钟、LCD、LED、电子琴，电梯等开发程序

<img src="/uploads/pic/4c/b4c/8cac43d8ee8e2c582afd4b27c5075b4c-1.png

基于xilinx ml605开发板的一个DDR3参考设计

<img src="/uploads/pic/dd/4dd/90aaf890ae044742ccfff8508ad294dd-

在altera FPGA ep3c25器件上实现niosii+sram+flash

<img src="/uploads/pic/8d/28d/007cc6b30806a2eb09cb6e024166a28d

基于基2的并行256，1024深度的FFT源代码verilog

<img src="/uploads/pic/d0/dd0/a1dc9fd97151b75d409cd1ab03791dd0

基于Xilinx FPGA的数字频率计 基于Xilinx FPGA的数字频率计

<img src="/uploads/pic/e9/1e9/28b17d00642b3289dcb3730bb517c1e9

在FPGA内分配了两块双BUFFER与DSP进行通信

<img src="/uploads/pic/4b/a4b/b21593657ae17e6027c7c2a2c55bfa4b-1.

fpga程序，简单的万年历 fpga程序，简单的万年历

<img src="/uploads/pic/b7/6b7/e0ac0ec5e4097920a3d579718df1e6b7

FPGA实现模拟I2C协议的过程，包括三个模块

<img src="/uploads/pic/4e/f4e/299c10feef2bdf96bd109e231748bf4e-1.png