找到约 10,000 条结果
www.eeworm.com
DDR3硬件设计和Layout设计
这是一篇关于 DDR3 SDRAM IP core 的设计向导，出自飞思卡尔，为了实现 PCB 的灵活设计，我们可以采用合适的拓扑结构简化设计时的板级关联性。
www.eeworm.com
DDR3布局布线规则与实例
3.1数据线的交换
在DDR3的布线中，可以根据实际情况交换数据线的线序，但必须保证是以字节为单位（数据0~7间是允许交换线序，跨字节是不允许的），这样可以简化设计。
www.eeworm.com
基于SPARTAN 6 的DDR3的实现
基于SPARTAN 6 的DDR3的实现 基于SPARTAN 6 的DDR3的实现
www.eeworm.com
基于xilinx ml605开发板的一个DDR3参考设计
基于xilinx ml605开发板的一个DDR3参考设计
www.eeworm.com
Vxworks的bsp开发教程！Vxworks的bsp开发教程！Vxworks的bsp开发教程！Vxworks的bsp开发教程！
Vxworks的bsp开发教程！Vxworks的bsp开发教程！Vxworks的bsp开发教程！Vxworks的bsp开发教程！
www.eeworm.com
DDR3读写分离与眼图测试方法
本文比较各种读写分离方法优劣点及使用场合，通过分析DDR3读写时序的特点，利用ODT及读写前导码的时序关系，使用力科示波器特有的级联Cascaded触发功能，提出一种较为新颖的DDR3的读写分离的眼图测试方法
www.eeworm.com
DDR3 H5TQ4G4
本资源提供了4Gb DDR3 SDRAM H5TQ4G43AFR、H5TQ4G83AFR及H5TQ4G63ARF型号的详细技术资料，包括但不限于数据手册、应用指南等。