找到约 5,359 条结果
www.eeworm.com
Verilog的教程，很详细的 ，适合初学与提高阶段的朋友。
2023-12-28 06:30:01
下载 1
查看 8,307
www.eeworm.com
Verilog的教程，很详细的 ，适合初学与提高阶段的朋友。
2023-12-28 06:40:02
下载 5
查看 5,473
www.eeworm.com
《无线通信FPGA设计》一书中例子的Matlab及verilog代码
2024-10-18 10:30:01
下载 7
查看 1,167
www.eeworm.com
数码管显示非常经典的verilog源码 适合初学者学习
2024-12-16 12:40:02
下载 7
查看 6,084
www.eeworm.com
verilog RTL语言完成后，需要对其功能实现进行仿真验证
2025-02-28 20:30:01
下载 10
查看 5,021
www.eeworm.com
基于Quartus11环境的用Verilog实现的梁祝乐谱
2025-04-24 03:50:01
下载 9
查看 5,899
www.eeworm.com
FPGA实现矩阵键盘控制,绝对经典，绝对物有所值Verilog语言
2025-04-27 23:30:01
下载 7
查看 9,478
www.eeworm.com
进行数码管动态显示的Verilog程序，仅供参考
2025-05-30 15:50:01
下载 4
查看 9,556
www.eeworm.com
用verilog编写的自动售电话卡机，用于大学课程设计
2025-11-17 09:18:35
下载 5
查看 468
www.eeworm.com
基于FPGA编写的16位乘法器，verilog编写，分享给大家！
2025-11-20 05:40:03
下载 10
查看 158
www.eeworm.com
此程序是使用quartus ii verilog语言编写的cyclone的串口驱动
2026-01-01 17:23:26
下载 1
查看 22
www.eeworm.com
一个verilog的小程序，希望对初学者会有帮助
2026-01-02 14:17:22
下载 3
查看 28
www.eeworm.com
riscv课程设计报告，用 Verilog HDL 语言实现一个五级流水线的 RISC-V 的指令子集，并在仿真软件上加载要求的测试程序和数据，仿真结果正确
2020-03-20 12:14:50
下载 1
查看 263
www.eeworm.com
DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘.整个设计采用Verilog
2024-06-26 10:10:01
下载 4
查看 260
www.eeworm.com
一个小程序，用Veilog HDL编写的，可以用于篮球比赛的倒计时牌，已在max-plusII上仿真通过。
2015-08-15 10:45:01
下载 106
查看 1,039
www.eeworm.com
VHDL语言概述:本章主要内容：
硬件描述语言（HDL）
VHDL语言的特点
VHDL语言的开发流程
2023-11-26 01:50:01
下载 6
查看 340
www.eeworm.com
adi串行AD AD9229的控制使用ISE平台 Verilog语言\r\n
2013-08-19 16:00:01
下载 111
查看 1,068
www.eeworm.com
512x8存储器模型,及其测试台，用verilog写
2014-01-19 18:20:01
下载 138
查看 1,047
www.eeworm.com
16-bit数的偶数奇偶校验及阶乘运算，用verilog写
2015-01-29 00:03:02
下载 191
查看 1,171
www.eeworm.com
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
2013-12-24 21:41:10
下载 167
查看 1,158