找到约 4,391 条结果
www.eeworm.com
nbsp;卡的软件读写模块，目前最新版本为2.00，本版本不仅能读写 SD 卡，还可以读写MMC 卡；不仅能在前后台系统（无实时操作系统）中使用，还可以在 嵌入式操作系统μC/OS-II
2022-09-21 10:20:02
下载 4
查看 7,173
www.eeworm.com
然而，长范围浏览不能显示雾下面是什么。但短浏览可以显示什么在雾下面。雾会漂流，扩张，或者缩短在运行中。
10. 车子将在每个格子决定它的下一步怎么走。
2013-12-28 02:22:01
下载 46
查看 1,081
www.eeworm.com
因为抽象父类Connector类的静态方法getInstance()具体判断当前操作系统是什么平台，采用简单的工厂模式，返回相应平台的子类对象，如OSXConnector.
2014-11-28 00:14:02
下载 72
查看 1,122
www.eeworm.com
基带处理器电路的主要模块在Quartus II8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera6.1g进行了逻辑仿真。
2013-04-24 16:38:21
下载 62
查看 1,162
www.eeworm.com
基带处理器电路的主要模块在Quartus II8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera6.1g进行了逻辑仿真。
2023-09-26 04:50:02
下载 4
查看 1,453
www.eeworm.com
在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。
2013-04-24 16:38:21
下载 178
查看 1,205
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2013-04-24 16:38:22
下载 166
查看 1,166
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2013-04-24 16:38:37
下载 137
查看 1,120
www.eeworm.com
在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。
2023-09-26 21:20:01
下载 1
查看 2,957
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2023-10-04 02:50:01
下载 6
查看 3,365
www.eeworm.com
然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。
2024-03-21 09:40:01
下载 3
查看 2,571
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2013-06-04 17:50:01
下载 29
查看 1,094
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2013-05-16 19:20:01
下载 169
查看 1,113
www.eeworm.com
软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求
2013-07-18 09:00:01
下载 191
查看 1,127
www.eeworm.com
使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ
2013-05-19 15:00:01
下载 41
查看 1,132
www.eeworm.com
使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ
2023-06-13 06:30:10
下载 5
查看 4,217
www.eeworm.com
整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。
2023-09-23 23:00:02
下载 5
查看 4,800
www.eeworm.com
最后，应用Modelsim和Quartus Ⅱ等设计工具，对设计的电路逻辑进行了仿真与验证。测试结果表明：FPGA实现的该DCT域图像水印算法是可行的，并达到了速度与面积的平衡。
2023-10-01 04:40:02
下载 9
查看 4,334
www.eeworm.com
使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ
2023-10-08 11:20:01
下载 4
查看 3,612
www.eeworm.com
软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求
2023-10-09 06:30:02
下载 1
查看 872