找到约 5,063 条结果
www.eeworm.com

编写一个时钟报时程序。在新的一小时到来的时候

在新的一小时到来的时候,弹出一个对话框提示当前是什么时候。在编写中运用自定义消息,每一小时发出一个自定义的消息,然后通过处理该消息来报时
2013-12-16 21:56:04 下载 58 查看 1,039
www.eeworm.com

详解冷门但很重要的手机陀螺仪

手机里最常被忽略的东西是什么?音频芯片?扬声器?接口?还是传感器?作为被厂商营销影响已久的我们,购机时多关注处理器、摄像头、内存这些大的参数,对一些小的细节却知之甚少,这其中又以传感器最为明显。
2022-12-20 16:50:02 下载 1 查看 464
www.eeworm.com

电子政务的成功之路

电子政务的成功之路:
我国信息化发展新阶段
信息化最终目标是什么
电子政务战略目标
电子政务发展战略选择
信息内容管理
信息化的风险
信息化发展规划评估方法
2024-03-22 22:50:01 下载 4 查看 3,432
www.eeworm.com

电工知识问答题库

电工知识问答题库
1.电是什么?
答:有负荷存在和电荷变化的现象。电是一种和重要的能源。
2.什么叫电场?
答:带电体形成的场,能传递带电体之间的相互作用。
3.什么叫电
2024-05-04 22:00:02 下载 7 查看 9,534
www.eeworm.com

SDH传输原理PPT介绍

1、SDH概述——建立SDH基本概念 SDH是什么? 为什么会产生SDH体制? SDH体制的优缺点。
2025-01-01 00:10:01 下载 4 查看 7,554
www.eeworm.com

SPI FLASH CONTROL

SPI serial flash ROM的verilog源代码, 针对winbond W25x16,已经经过逻辑验证,并实际用在芯片设计中,作为一个模块,正常工作.
2025-06-25 03:30:01 下载 3 查看 4,476
www.eeworm.com

书籍“无线通信fpga设计”里的源代码实例

书籍“无线通信fpga设计”里的源代码实例,里面有verilog和MATLAB两种语言实例
2013-08-07 18:30:01 下载 115 查看 1,287
www.eeworm.com

交通灯状态机的实现

交通灯状态机的实现,用verilog HDL编程,Xilinx ISE 6仿真,在实际电路中得到验证.
2015-07-25 10:43:01 下载 49 查看 1,162
www.eeworm.com

本软件在CPLD上实现数字PWM控制

本软件在CPLD上实现数字PWM控制,用Verilog HDL语言编写,在MAX PLUS II调试成功,可用
2015-08-04 10:12:01 下载 143 查看 1,079
www.eeworm.com

我收藏的一些小技巧

我收藏的一些小技巧,适合刚开始学习verilog的朋友,养成好的编写习惯很重要哦~
2014-01-02 17:45:08 下载 95 查看 1,080
www.eeworm.com

Circular_Buffer

Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。
2014-01-25 04:26:01 下载 75 查看 1,047
www.eeworm.com

通信系统中的加扰与解扰程序

通信系统中的加扰与解扰程序,用verilog语言实现,有波形文件可以直接查看功能
2016-04-04 20:49:01 下载 198 查看 1,368
www.eeworm.com

一组两个电梯的控制器

一组两个电梯的控制器,希望对初学Verilog硬件描述语言的人有帮助。
2013-12-23 01:31:20 下载 94 查看 1,045
www.eeworm.com

实现了i2c。介绍了代码的可执行性

介绍了代码的可执行性,介绍了实现的过程,介绍了verilog程序。
2016-05-01 10:29:02 下载 62 查看 1,086
www.eeworm.com

Altera公司的CORDIC开发包

Altera公司的CORDIC开发包,用Verilog编写的,安装在Quartus相同目录中,里面有详细的开发说明。
2016-06-25 20:50:10 下载 162 查看 1,133
www.eeworm.com

用于FPGA的变长编码算法的HDL编码

用于FPGA的变长编码算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。
2013-12-06 11:47:01 下载 168 查看 1,100
www.eeworm.com

8位加法树乘法器,实现两个8位二进制数相乘

8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
2016-12-19 00:31:01 下载 27 查看 1,401
www.eeworm.com

FIFO先进先出队列

FIFO先进先出队列,一种缓存、或一种管道、设备、接口(Verilog HDL程序,内附说明)
2014-01-22 23:05:14 下载 85 查看 1,053
www.eeworm.com

书籍“无线通信fpga设计”里的源代码实例

书籍“无线通信fpga设计”里的源代码实例,里面有verilog和MATLAB两种语言实例
2013-12-14 17:09:03 下载 60 查看 1,187
www.eeworm.com

can bus fpga实现源码

verilog写的can总线代码,包括ram读写等操作,需要对can总线有一定的了解。
2019-10-10 09:43:59 下载 1 查看 94
‹ 上一页 1 ... 189 190 191 192 193 194 195 196 197 198 199 ... 254 下一页 ›