找到约 6,633 条结果
www.eeworm.com
基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能
基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。
www.eeworm.com
基于FPGA的移相式DDS正弦信号发生器的VHDL源代码
基于FPGA的移相式DDS正弦信号发生器的VHDL源代码，压缩包里是在Quartus里做的工程，FPGA用的是Cyclone1C3系列
www.eeworm.com
关于SPI串口的内核实现（分别使用verilog和vhdl语言描述的）
关于SPI串口的内核实现（分别使用verilog和vhdl语言描述的），适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
www.eeworm.com
串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料.zip
资料->【B】电子技术->【B5】通信技术->【1】通信协议->【串口】（UART、RS232、RS485）->串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料.zip
www.eeworm.com
可编程逻辑系统的VHDL设计技术-395页-12.3M.PDF
专辑类-可编程逻辑器件相关专辑-96册-1.77G 可编程逻辑系统的VHDL设计技术-395页-12.3M.PDF
www.eeworm.com
VHDL-与数字电路设计-492页-7.0M-PDF版.rar
tyw 专辑类----可编程逻辑器件相关专辑 VHDL-与数字电路设计-492页-7.0M-PDF版.rar
www.eeworm.com
可编程逻辑系统的VHDL设计技术-395页-12.3M.rar
tyw 专辑类----可编程逻辑器件相关专辑 可编程逻辑系统的VHDL设计技术-395页-12.3M.rar
www.eeworm.com
利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟
利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟
www.eeworm.com
基于FPGA的VHDL计算机组成实验平台的设计与实现.rar
因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。
www.eeworm.com
A Nice Book: McGraw.Hill.VHDL.Programming.by.Example.4th.Ed
· a good book access to VHDL by Douglas L.
www.eeworm.com
可编程逻辑系统的VHDL设计技术 395页 12.3M.PDF
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->可编程逻辑系统的VHDL设计技术 395页 12.3M.PDF